SEMICONDUCTOR PACKAGE COMPRISING HEAT DISSIPATION STRUCTURE

A technical idea of the present invention provides a semiconductor package comprising: a first redistribution layer; a lower semiconductor chip disposed on the first redistribution layer; a first chip connection terminal disposed between the lower semiconductor chip and the first redistribution layer and configured to connect the lower semiconductor chip and the first redistribution layer; an upper semiconductor chip disposed on the lower semiconductor chip; a heat dissipation structure disposed on the upper semiconductor chip; a molding layer disposed on the first redistribution layer to surround side surfaces of the lower semiconductor chip, the upper semiconductor chip, and the heat dissipation structure; a second redistribution layer disposed on the heat dissipation structure; and one or more connection structures disposed on the first redistribution layer to surround the side surfaces of the lower semiconductor chip and the upper semiconductor chip and configured to vertically pass through the molding layer and connect the first redistribution layer and the second redistribution layer, wherein the horizontal width of the lower semiconductor chip and the horizontal width of the upper semiconductor chip are different from each other and the upper semiconductor chip and the heat dissipation structure are directly connected. According to the present invention, the heat dissipation characteristics of the semiconductor package can be optimized. 본 발명의 기술적 사상은, 제1 재배선 층; 상기 제1 재배선 층 상에 배치되는 하부 반도체 칩; 상기 하부 반도체 칩 및 상기 제1 재배선 층 사이에 배치되고, 상기 하부 반도체 칩 및 상기 제1 재배선 층을 연결시키도록 구성된 제1 칩 연결 단자; 상기 하부 반도체 칩 상에 배치되는 상부 반도체 칩; 상기 상부 반도체 칩 상에 배치되는 방열 구조체; 상기 하부 반도체 칩, 상기 상부 반도체 칩 및 상기 방열 구조체의 측면을 덮도록 상기 제1 재배선 층 상에 배치되는 몰딩 층; 상기 방열 구조체 상에 배치되는 제2 재배선 층; 및 상기 하부 반도체 칩 및 상기 상부 반도체 칩의 측면을 둘러싸도록 상기 제1 재배선 층 상에 배치되고, 상기 몰딩 층을 수직 방향으로 통과하여 상기 제1 재배선 층 및 상기 제2 재배선 층을 연결시키도록 구성된 하나 이상의 연결 구조물;을 포함하고, 상기 하부 반도체 칩의 수평 폭과 상기 상부 반도체 칩의 수평 폭은 서로 상이한 것을 특징으로 하고, 상기 상부 반도체 칩과 상기 방열 구조체는 직접적으로 연결되는 것을 특징으로 하는 반도체 패키지를 제공한다.