SEMICONDUCTOR PACKAGE AND METHOD OF FABRICATING THE SAME

A semiconductor package is provided. The semiconductor package includes: a wiring structure including a first insulating layer and a first conductive pattern in the first insulating layer; a first semiconductor chip on the wiring structure; an interposer including a first sidewall including a second insulating layer and a second conductive pattern in the second insulating layer, formed on a first surface facing the first semiconductor chip and exposing at least a portion of the second insulating layer, and a recess having a first bottom surface connected to the first sidewall; a first element bonded to the interposer so as to face the first semiconductor chip inside the recess; and a mold layer covering the first semiconductor chip and the first element. 반도체 패키지가 제공된다. 반도체 패키지는, 제1 절연층 및 제1 절연층 내의 제1 도전 패턴을 포함하는 배선 구조체, 배선 구조체 상의 제1 반도체 칩, 제2 절연층 및 제2 절연층 내의 제2 도전 패턴을 포함하고, 제1 반도체 칩과 마주하는 제1 면에 형성되어 제2 절연층의 적어도 일부를 노출시키는 제1 측벽 및 제1 측벽과 연결된 제1 바닥면을 가지는 리세스를 포함하는 인터포저, 리세스의 내부에서 제1 반도체 칩과 마주하도록 인터포저와 접합되는 제1 소자, 및 제1 반도체 칩과 제1 소자를 커버하는 몰드층을 포함한다.