SEMICONDUCTOR PACKAGE

One embodiment of the present invention provides a semiconductor package comprising: a package substrate having a plurality of bonding pads; a first semiconductor chip disposed on the package substrate and having a top surface on which a plurality of connection pads are arranged, and an edge area surrounding the top surface, which has an opened area on which the plurality of the connection pads are not disposed; a plurality of active wires connecting the plurality of the bonding pads to the plurality of the connection pads, respectively; a dam structure disposed on the opened area of the first semiconductor chip and including a plurality of dummy bumps arranged along the adjacent sides of the top surface of the first semiconductor chip and a dummy wire connecting the plurality of the dummy bumps; a second semiconductor chip disposed on the first semiconductor chip; an inter-chip bonding layer interposed between the first semiconductor chip and the second semiconductor chip to bond the top surface of the first semiconductor chip to a bottom surface of the second semiconductor chip; and a molding unit disposed on the package substrate to surround the first semiconductor chip and the second semiconductor chip. Accordingly, a resin in the molding unit can be effectively prevented from infiltrating a space between the upper and lower semiconductor chips to enhance the reliability of the semiconductor package. 본 발명의 일 실시예는, 복수의 본딩 패드들를 갖는 패키지 기판; 상기 패키지 기판 상에 배치되며, 복수의 연결 패드들이 배열된 상면을 가지며, 상기 상면을 둘러싸는 에지 영역은 상기 복수의 연결 패드들이 배치되지 않은 개방 영역을 갖는 제1 반도체 칩; 상기 복수의 본딩 패드들과 상기 복수의 연결 패드들을 각각 연결하는 복수의 활성 와이어; 상기 제1 반도체 칩의 상기 개방 영역에 배치되며, 상기 제1 반도체 칩의 상면의 인접한 변을 따라 배열된 복수의 더미 범프들과 상기 복수의 더미 범프들을 연결하는 더미 와이어를 포함하는 댐 구조체; 상기 제1 반도체 칩 상에 배치된 제2 반도체 칩; 상기 제1 반도체 칩과 상기 제2 반도체 칩 사이에 배치되며, 상기 제1 반도체 칩의 상면과 상기 제2 반도체 칩의 하면을 접합하는 칩간 접합층; 및 상기 패키지 기판 상에 배치되며, 상기 제1 반도체 칩과 상기 제2 반도체 칩을 둘러싸는 몰딩부;를 포함하는 반도체 패키지를 제공한다.