SEMICONDUCTOR DEVICE STRUCTURE AND METHOD OF FORMATION

The present disclosure relates to an integrated chip structure. The integrated chip structure comprises: a first chiplet which mainly includes a first plurality of integrated chip devices combined with a first plurality of interconnection units on a first substrate. The first plurality of integrated chip devices are an integrated chip device of a first type. The integrated chip structure further comprises: a second chiplet which mainly includes a second plurality of integrated chip devices combined with a second plurality of interconnection units on a second substrate. The second plurality of integrated chip devices are an integrated chip device of a second type which is different from the integrated chip device of the first type. One or more connectors between chiplets are provided between the first chiplet and the second chiplet to electrically combine the first chiplet with the second chiplet. The first plurality of interconnection units include a first minimal width which is different from a second minimal width of the second plurality of interconnection units. 본 개시는 통합 칩 구조물에 관한 것이다. 통합 칩 구조물은 제1 기판 위의 제1 복수의 상호 접속부에 결합된 제1 복수의 통합 칩 디바이스를 주로 갖는 제1 칩렛을 포함한다. 제1 복수의 통합 칩 디바이스는 제1 유형의 통합 칩 디바이스이다. 통합 칩 구조물은 제2 기판 위의 제2 복수의 상호 접속부에 결합된 제2 복수의 통합 칩 디바이스를 주로 갖는 제2 칩렛을 더 포함한다. 제2 복수의 통합 칩 디바이스는 제1 유형의 통합 칩 디바이스와 상이한 제2 유형의 통합 칩 디바이스이다. 하나 이상의 칩렛간 커넥터가 제1 칩렛과 제2 칩렛 사이에 있고 제1 칩렛과 제2 칩렛을 전기적으로 결합하도록 구성된다. 제1 복수의 상호 접속부는 제2 복수의 상호 접속부의 제2 최소 폭과 상이한 제1 최소 폭을 갖는다.