SEMICONDUCTOR MEMORY DEVICE

반도체 기억 장치(1)에서는, 종래와 같은 제어 회로를 사용하지 않고, 메모리 캐패시터(4)의 메모리 게이트 전극(G) 및 워드선에 인가되는 전압값에 의해 정류 소자(3)에 의해 메모리 게이트 전극(G)으로부터 워드선에의 전압 인가를 차단할 수 있고, 이렇게 하여, 종래와 같은 스위치 트랜지스터나, 또한 스위치 트랜지스터에 온 오프 동작을 행하게 하기 위한 스위치 제어 회로가 불필요해져, 그만큼, 소형화를 도모할 수 있다. 또한, 반도체 기억 장치(1)에서는, 서로 인접하는 4개의 안티퓨즈 메모리(2a6, 2a7, 2a10, 2a11)에서 1개의 비트선 콘택트(BC15)를 공유함과 함께, 예를 들어 서로 인접하는 4개의 안티퓨즈 메모리(2a3, 2a4, 2a7, 2a8)에서 1개의 워드선 콘택트(WC12)를 공유하도록 함으로써, 각 안티퓨즈 메모리마다 비트선 콘택트 및 워드선 콘택트를 각각 개별로 형성하는 경우에 비해 장치 전체로서 소형화를 도모할 수 있다. In a semiconductor memory device (1), voltage application from a memory gate electrode (G) of the memory capacitor (4) to a word line can be blocked by a rectifier element (3) depending on values of voltages applied to the memory gate electrode (G) and the word line without using a conventional control circuit. The configuration eliminates the need to provide a switch transistor and a switch control circuit for turning on and off the switch transistor as in conventional cases, and accordingly achieves downsizing. In the semiconductor memory device (1), for example, each bit line contact (BC15) is shared by four anti-fuse memories (2a 6 , 2a 7 , 2a 10 , and 2a 11 ) adjacent to each other and each word line contact (WC12) is shared by four anti-fuse memories (2a 3 , 2a 4 , 2a 7 , and 2a 8 ) adjacent to each other, thereby achieving downsizing of the entire device as compared to a case in which the bit line contact and the word line contact are individually provided to each anti-fuse memory.