METHOD FOR MANUFACTURING CHIP

The present invention provides a method for manufacturing a chip, capable of suppressing an increase in a work process related to manufacture of a chip on which a die attachment layer is laminated. The method for manufacturing a chip includes: a preparing step of interposing the die attachment layer containing a filler in a wafer having a device, bonding the die attachment layer to a ring-shaped frame, and preparing a wafer unit, wherein the surface of the wafer is exposed along an expected division line, and the device is protected by a protective film; a wafer processing step of dividing the wafer along the expected division line by executing plasma etching from the surface of the wafer and exposing the die attachment layer; a die attachment layer processing step of executing the plasma etching on the die attachment layer from the surface of the wafer; and a cleaning step of removing a filler residue from the wafer unit along the expected division line by spraying cleaning water to the surface of the wafer unit. (과제) 다이 어태치층이 적층된 칩의 제조에 관련된 작업 공정의 증가를 억제할 수 있는 칩의 제조 방법을 제공하는 것. (해결 수단) 칩의 제조 방법은, 디바이스가 형성된 웨이퍼가 필러를 함유하는 다이 어태치층을 개재하여 테이프에 첩착되고 테이프가 환상 프레임에 장착되고, 디바이스가 보호막으로 보호되고 분할 예정 라인을 따라 웨이퍼 표면이 노출된 웨이퍼 유닛을 준비하는 준비 스텝과, 웨이퍼의 표면측으로부터 플라즈마 에칭을 실시하여 분할 예정 라인을 따라 웨이퍼를 분할하고 다이 어태치층을 노출시키는 웨이퍼 가공 스텝과, 웨이퍼의 표면측으로부터 다이 어태치층에 플라즈마 에칭을 실시하는 다이 어태치층 가공 스텝과, 웨이퍼 유닛의 표면에 세정수를 분사하여 분할 예정 라인을 따라 필러 잔류물을 웨이퍼 유닛으로부터 제거하는 세정 스텝, 을 포함한다.