내장 자체 테스트를 통한 초전도 영역의 링의 테스트 및 특성화
초전도 칩의 링을 연결하는 와이어의 오류를 감지하도록 구성된 링 패킷 내장 자체 테스트(PBIST) 회로는 PBIST가 칩 간 대기시간에 영향을 받지 않도록 하고 PBIST가 스톱 대 스톱 연결을 테스트할 수 있도록 구성된 회로를 포함한다. PBIST를 대기시간과 무관하게 만들어, 전체 링은 기능 테스트를 실행하기 전에 대기시간과 비트 오류율에 대해 특성화될 수 있다. 이러한 시스템 및 관련 방법은 임의 개수의 링 스톱을 갖는 더 큰 플랫폼으로 확장될 수 있다. PBIST 회로는 전체 링을 테스트하기 위해서, 송신기나 수신기 또는...
Gespeichert in:
Hauptverfasser: | , , , , |
---|---|
Format: | Patent |
Sprache: | kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 초전도 칩의 링을 연결하는 와이어의 오류를 감지하도록 구성된 링 패킷 내장 자체 테스트(PBIST) 회로는 PBIST가 칩 간 대기시간에 영향을 받지 않도록 하고 PBIST가 스톱 대 스톱 연결을 테스트할 수 있도록 구성된 회로를 포함한다. PBIST를 대기시간과 무관하게 만들어, 전체 링은 기능 테스트를 실행하기 전에 대기시간과 비트 오류율에 대해 특성화될 수 있다. 이러한 시스템 및 관련 방법은 임의 개수의 링 스톱을 갖는 더 큰 플랫폼으로 확장될 수 있다. PBIST 회로는 전체 링을 테스트하기 위해서, 송신기나 수신기 또는 둘다로 기능할 수 있다. PBIST는 또한 링의 클록을 조정하여 링에서 최저의 전체 비트 오류율(BER)을 달성하는 데 사용될 수 있다.
Ring packet built-in self-test (PBIST) circuitry configured to detect errors in wires connecting a ring of superconducting chips includes circuitry configured to make the PBIST immune to interchip latency and still allow the PBIST to test a stop-to-stop connection. By making a PBIST independent of latency, an entire ring can be characterized for latency and for its bit-error rate prior to running any functional test. Such systems and associated methods can be scaled to larger platforms having any number of ring stops. The PBIST circuitry can function as either transmitter or receiver, or both, to test an entire ring. The PBIST can also be used to tune clocks in the ring to achieve the lowest overall bit error rate (BER) in the ring. |
---|