ACTIVE REGION PATTERNING

Semiconductor structures and manufacturing processes are presented. A semiconductor according to the present invention includes a first region including first fins, second fins, and third fins extending along a first direction, and a second region adjacent to the first region. The second region includes fourth and fifth fins extending along the first direction. The first fin is aligned with the fourth fin and the second fin is aligned with the fifth fin. The third fin terminates at the interface between the first region and the second region. 반도체 구조체들 및 제조 프로세스들이 제시된다. 본 발명에 따른 반도체는 제1 방향을 따라 연장되는 제1 핀, 제2 핀 및 제3 핀을 포함하는 제1 영역과, 제1 영역에 인접한 제2 영역을 포함한다. 제2 영역은 제1 방향을 따라 연장되는 제4 핀 및 제5 핀을 포함한다. 제1 핀은 제4 핀과 정렬되고 제2 핀은 제5 핀과 정렬된다. 제3 핀은 제1 영역과 제2 영역 사이의 계면에서 종단된다.