공동 사이트 간섭 완화를 위한 재구성 가능한 질화 갈륨(GaN) 회전 계수 FIR 필터
RF 입력 신호를 수신하는 FIR 필터의 입력, 클럭 신호를 수신하도록 구성되는 클럭 입력, 필터링된 출력 신호를 제공하는 FIR 필터의 출력, 병렬로 배열된 복수의 샘플-앤-홀드 회로들 및 복수의 승산기들을 포함하는 복수의 신호 경로들 - 각각의 신호 경로는 변조된 출력 신호를 제공하기 위해 RF 입력 신호 및 클럭 신호를 수신하도록 구성되는 개별 샘플-앤-홀드 회로 및 개별 승산기를 포함함 -, 필터링된 출력 신호를 생성하기 위해 복수의 신호 경로들로부터 n개의 변조된 출력 신호들을 결합하도록 구성되는 가산기, 및 컨트롤러를 포...
Gespeichert in:
Hauptverfasser: | , , , , |
---|---|
Format: | Patent |
Sprache: | kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | RF 입력 신호를 수신하는 FIR 필터의 입력, 클럭 신호를 수신하도록 구성되는 클럭 입력, 필터링된 출력 신호를 제공하는 FIR 필터의 출력, 병렬로 배열된 복수의 샘플-앤-홀드 회로들 및 복수의 승산기들을 포함하는 복수의 신호 경로들 - 각각의 신호 경로는 변조된 출력 신호를 제공하기 위해 RF 입력 신호 및 클럭 신호를 수신하도록 구성되는 개별 샘플-앤-홀드 회로 및 개별 승산기를 포함함 -, 필터링된 출력 신호를 생성하기 위해 복수의 신호 경로들로부터 n개의 변조된 출력 신호들을 결합하도록 구성되는 가산기, 및 컨트롤러를 포함하는 유한 임펄스 응답(FIR) 필터.
A finite impulse response (FIR) filter including an input of the FIR filter that receives an RF input signal, a clock input configured to receive a clock signal, an output of the FIR filter that provides a filtered output signal, a plurality of signal paths including a plurality of sample-and-hold circuits and a plurality of multipliers arranged in parallel, each signal path including a respective sample-and-hold circuit and a respective multiplier being configured to receive the RF input signal and the clock signal to provide a modulated output signal, an adder configured to receive n modulated output signals from the plurality of signal paths and combine the n modulated output signals to produce the filtered output signal, and a controller. |
---|