얇은 측면 에지 터널 산화물을 갖는 분리형 게이트 메모리 셀을 형성하는 방법

메모리 소자는 메모리 셀 및 논리 영역을 갖는 반도체 기판을 포함한다. 플로팅 게이트는 메모리 셀 영역 위에 배치되고, 대향하는 전면 및 후면 에지 및 대향하는 제1 및 제2 측면 에지에서 종단되는 상면을 갖는다. 산화물층은 논리 영역을 따라 연장되고 제1 두께를 갖는 제1 부분, 메모리 셀 영역을 따라 연장되고 제1 두께를 갖는 제2 부분, 및 제1 두께를 갖는 전면 에지를 따라 연장되고 제1 두께보다 작은 제2 두께를 갖는 제1 측면 에지의 터널 영역 부분을 따라 연장되는 제3 부분을 갖는다. 제어 게이트는 산화물층 제2 부분 상에 배치된 제1 부분 및 제1 측면 에지의 전방 에지 및 터널 영역 부분 위에 수직으로 배치된 제2 부분을 갖는다. 논리 게이트는 산화물층 제1 부분 상에 배치된다. A memory device includes a semiconductor substrate with memory cell and logic regions. A floating gate is disposed over the memory cell region and has an upper surface terminating in opposing front and back edges and opposing first and second side edges. An oxide layer has a first portion extending along the logic region and a first thickness, a second portion extending along the memory cell region and has the first thickness, and a third portion extending along the front edge with the first thickness and extending along a tunnel region portion of the first side edge with a second thickness less than the first thickness. A control gate has a first portion disposed on the oxide layer second portion and a second portion vertically over the front edge and the tunnel region portion of the first side edge. A logic gate is disposed on the oxide layer first portion.