신경망을 이용한 집적 회로 배치 생성
컴퓨터 칩 배치를 생성하기 위한 방법, 시스템 및 장치는 컴퓨터 저장 매체에 인코딩된 컴퓨터 프로그램을 포함한다. 방법 중 하나는 컴퓨터 칩에 대한 넷리스트(netlist) 데이터를 획득하는 단계와, 복수의 시간 단계를 포함하는 시퀀스의 각 시간 단계에서 개별 매크로 노드를 배치하는 단계를 포함하는 컴퓨터 칩 배치를 생성하는 단계를 포함하고, 상기 배치하는 단계는 각 시간 단계에 대해: 시간 단계에 대한 입력 표현을 생성하는 단계와; 복수의 네트워크 파라미터를 갖는 노드 배치 신경망을 사용하여 입력 표현을 처리하는 단계와, 상기 노...
Gespeichert in:
Hauptverfasser: | , , , , , , , , , , , , , |
---|---|
Format: | Patent |
Sprache: | kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 컴퓨터 칩 배치를 생성하기 위한 방법, 시스템 및 장치는 컴퓨터 저장 매체에 인코딩된 컴퓨터 프로그램을 포함한다. 방법 중 하나는 컴퓨터 칩에 대한 넷리스트(netlist) 데이터를 획득하는 단계와, 복수의 시간 단계를 포함하는 시퀀스의 각 시간 단계에서 개별 매크로 노드를 배치하는 단계를 포함하는 컴퓨터 칩 배치를 생성하는 단계를 포함하고, 상기 배치하는 단계는 각 시간 단계에 대해: 시간 단계에 대한 입력 표현을 생성하는 단계와; 복수의 네트워크 파라미터를 갖는 노드 배치 신경망을 사용하여 입력 표현을 처리하는 단계와, 상기 노드 배치 신경망은 컴퓨터 칩의 표면의 복수의 위치에 대한 스코어 분포를 생성하기 위해 네트워크 파라미터의 현재 값에 따라 입력 표현을 처리하도록 구성되고; 그리고 스코어 분포를 이용하여 복수의 위치 중 하나의 위치에 상기 시간 단계에 배치될 매크로 노드를 할당하는 단계를 포함한다.
Methods, systems, and apparatus, including computer programs encoded on computer storage media, for generating a computer chip placement. One of the methods includes obtaining netlist data for a computer chip; and generating a computer chip placement, comprising placing a respective macro node at each time step in a sequence comprising a plurality of time steps, the placing comprising, for each time step: generating an input representation for the time step; processing the input representation using a node placement neural network having a plurality of network parameters, wherein the node placement neural network is configured to process the input representation in accordance with current values of the network parameters to generate a score distribution over a plurality of positions on the surface of the computer chip; and assigning the macro node to be placed at the time step to a position from the plurality of positions using the score distribution. |
---|