MATRIX MULTIPLIER

본 발명의 실시예들은 2개의 행렬을 계산을 위한 블록들로 분할하기 위한, 행렬 곱셈기를 개시하고, 데이터 컴퓨팅 기술들의 분야에 관한 것이다. 이 행렬 곱셈기는: 제1 메모리, 제2 메모리, 연산 회로, 및 제어기를 포함하고, 여기서 연산 회로, 제1 메모리, 및 제2 메모리는 버스를 이용하여 데이터 통신을 수행할 수 있고; 상기 제어기는, 미리 설정된 프로그램 또는 명령에 따라, 제1 행렬 및 제2 행렬을 블록들로 분할되도록 제어하고, 상기 제어기의 블록 분할 결과들에 기초하여 상기 제1 메모리 및 상기 제2 메모리 내의 대응하는 블록들에 대한 곱셈 연산을 수행하도록 상기 연산 회로를 제어하도록 구성된다. 이 행렬 곱셈기는 2개의 행렬에 대한 곱셈 연산을 수행하도록 구성될 수 있다. Embodiments of the present invention disclose a matrix multiplier, and relate to the field of data computing technologies, so as to divide two matrices into blocks for computation. The matrix multiplier includes: a first memory, a second memory, an operation circuit, and a controller, where the operation circuit, the first memory, and the second memory may perform data communication by using a bus; and the controller is configured to control, according to a preset program or instruction, a first matrix and a second matrix to be divided into blocks, and control the operation circuit to perform a multiplication operation on corresponding blocks in the first memory and the second memory based on block division results of the controller. The matrix multiplier may be configured to perform a multiplication operation on two matrices.