Semiconductor device and method of fabricating the same
A semiconductor device and a manufacturing method thereof are provided. The semiconductor device comprises: a semiconductor substrate including a first region and a second region; a first interlayer insulating film covering the second region; a capping layer disposed on the first interlayer insulati...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A semiconductor device and a manufacturing method thereof are provided. The semiconductor device comprises: a semiconductor substrate including a first region and a second region; a first interlayer insulating film covering the second region; a capping layer disposed on the first interlayer insulating film and having an upper surface in which a first trench is formed; conductive patterns disposed on the capping layer and spaced apart from each other, wherein sidewalls of the conductive patterns are aligned with inner walls of the first trench; and a peripheral isolation pattern disposed in the first trench and covering the sidewalls of the conductive patterns. The peripheral isolation pattern has a first thickness on the sidewalls of the conductive patterns and a second thickness on a bottom surface of the first trench, the second thickness equal to or greater than the first thickness. Accordingly, the reliability can be improved.
반도체 소자 및 이의 제조 방법을 제공한다. 이 반도체 소자는, 제 1 영역 및 제 2 영역을 포함하는 반도체 기판; 상기 제 2 영역을 덮는 제 1 층간절연막; 상기 제 1 층간절연막 상에 배치되며 제 1 트렌치가 형성된 상부면을 가지는 캐핑막; 상기 캐핑막 상에 배치되며 서로 이격된 도전 패턴들, 상기 도전 패턴들의 측벽들은 상기 제 1 트렌치의 내측벽들과 정렬되고; 및 상기 제 1 트렌치 안에 배치되고 상기 도전 패턴들의 측벽들을 덮는 주변 분리 패턴을 포함하되, 상기 주변 분리 패턴은 상기 도전 패턴들의 측벽 상에서 제1 두께를 가지고 상기 제 1 트렌치의 바닥면 상에서 제2두께를 가지며, 상기 제 2 두께는 상기 제 1 두께와 같거나 보다 크다. |
---|