Vertical NAND flash memory device and method of manufacturing the same

Disclosed are a vertical NAND flash memory device and a manufacturing method thereof, which can uniformly form the surface of a charge trap layer, thereby improving the uniformity of a device. The vertical NAND flash memory device comprises a charge trap layer provided on an inner wall of a channel...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: LEE DONG KYU, YON GUK HYON, LEE SU HYEONG, LEE, MIN HYUN, KIM, TAE IN, OH, YOUNG TEK
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Disclosed are a vertical NAND flash memory device and a manufacturing method thereof, which can uniformly form the surface of a charge trap layer, thereby improving the uniformity of a device. The vertical NAND flash memory device comprises a charge trap layer provided on an inner wall of a channel hole vertically formed on a substrate and including a base and nanostructures dispersed in the base. The nanostructures include a material having a trap density of 1 x 10^(19) cm^(-3) to 10 x 10^(19) cm^(-3). The base includes a material having a conduction band offset (CBO) of 0.5eV - 3.5eV with respect to materials making up the nanostructures. 수직형 낸드 플래시 메모리 소자 및 그 제조방법이 개시된다. 개시된 수직형 낸드 플래시 메모리 소자는 기판에 수직하게 형성된 채널홀의 내벽에 마련되는 것으로 베이스 및 상기 베이스 내에 분산된 나노 구조체를 포함하는 전하 트랩층을 포함한다. 여기서, 상기 나노 구조체는 1×1019 cm-3~ 10×1019 cm-3의 트랩 밀도(trap density)를 가지는 물질을 포함하고, 상기 베이스는 상기 나노 구조체를 이루는 물질에 대해 0.5eV ~ 3.5eV의 전도 밴드 오프셋(CBO; Conduction Band Offset)을 가지는 물질을 포함한다.