METHOD OF FORMING A WIRING STRUCTURE

The present invention relates to a method for forming a wiring structure. According to embodiments of the present invention, the method for forming a wiring structure can minimize removal of an etch stopping layer and, therefore, improve reliability of a wiring structure. The method for forming a wiring structure includes: a step of forming a first interlayer insulation film accommodating a conductive pattern on a substrate; a step of forming first to third etch stopping layers and a second interlayer insulation film in order on the conductive pattern and the first interlayer insulation film; a step of forming a trench exposing the second etch stopping layer by performing an etching process on the second interlayer insulation film and the third etch stopping layer and of forming a recess communicating with the trench on a sidewall of the third etch stopping layer; a step of forming a spacer film filling the recess on the bottom and a sidewall of the trench; a step of forming a spacer filling the recess on the sidewall of the trench by partially etching the spacer film and the second etch stopping layer and of exposing the first etch stopping layer; a step of exposing the conductive pattern by performing a cleaning process on the exposed first etch stopping layer; and a step of forming a wire coming into contact with the exposed conductive pattern. 배선 구조물의 형성 방법은, 기판 상에 도전 패턴을 수용하는 제1 층간 절연막을 형성하고, 상기 도전 패턴 및 제1 층간 절연막 상에 제1 내지 제3 식각 저지막들 및 제2 층간 절연막을 순차적으로 형성하고, 상기 제2 층간 절연막 및 상기 제3 식각 저지막에 대해 식각 공정을 수행함으로써, 상기 제2 식각 저지막을 노출시키는 트렌치를 형성하되, 상기 제3 식각 저지막의 측벽에는 상기 트렌치와 연통하는 리세스가 형성되고, 상기 트렌치의 저면 및 측벽에 상기 리세스를 채우는 스페이서 막을 형성하고, 상기 스페이서 막 및 상기 제2 식각 저지막을 부분적으로 식각하여 상기 리세스를 채우는 스페이서를 상기 트렌치의 측벽에 형성하고 상기 제1 식각 저지막을 노출시키고, 상기 노출된 제1 식각 저지막에 대해 세정 공정을 수행하여 상기 도전 패턴을 노출시키고, 그리고 상기 상기 노출된 도전 패턴에 접촉하는 배선을 형성하는 것을 포함할 수 있다.