웨어 레벨링을 고려한 메모리 동작

본 명세서에서 설명된 바와 같이, 장치는 제1 부분, 제2 부분, 및 제3 부분을 포함하는 메모리를 포함할 수 있다. 장치는 또한 버퍼 메모리에 저장된 제1 논리적-물리적 테이블을 포함하는 메모리 제어기를 포함할 수 있다. 메모리 제어기는 제1 부분이 제2 부분에 순차적으로 액세스된다고 결정할 수 있고, 메모리 제어기에 의해 수행되는 메모리 트랜잭션이 제1 부분에 대향하는 제3 부분을 액세스하게 하도록 제1 논리적-물리적 테이블을 조정할 수 있다. As described herein, an apparatus may include a memory that includes a first portion, a second portion, and a third portion. The apparatus may also include a memory controller that includes a first logical-to-physical table stored in a buffer memory. The memory controller may determine that the first portion is accessed sequential to the second portion and may adjust the first logical-to-physical table to cause a memory transaction performed by the memory controller to access the third portion as opposed to the first portion.