INTERPOSER AND SEMICONDUCTOR PACKAGE INCLUDING THE SAME

본 개시의 기술적 사상은 제1 패키지 기판; 상기 제1 패키지 기판 상의 제1 반도체 칩; 상기 제1 패키지 기판 상에 있고 상기 제1 반도체 칩으로부터 이격된 제1 도전성 커넥터; 상기 제1 반도체 칩 상에 있고, 상기 제1 도전성 커넥터를 통해 상기 제1 패키지 기판에 전기적으로 연결되고, 상기 제1 반도체 칩과 중첩된 부분인 제1 부분 내에 있는 복수의 상부 도전성 패드를 포함하는 인터포저 기판; 상기 반도체 칩과 마주하는 상기 인터포저 기판의 상기 제1 부분의 하면 상에 있고, 평면적 관점에서 상기 복수의 상부 도전성 패드와 중첩되지 않도록 위치된 복수의 스페이서; 상기 인터포저 기판과 상기 제1 패키지 기판 사이에 있고, 상기 제1 도전성 커넥터 및 상기 반도체 칩에 접촉하는 절연성 충전재; 상기 복수의 상부 도전성 패드 상의 복수의 제2 도전성 커넥터; 상기 복수의 제2 도전성 커넥터 상의 제2 패키지 기판; 및 상기 제2 패키지 기판 상의 제2 반도체 칩;을 포함하는 반도체 패키지를 제공한다. A semiconductor package including a first package substrate, a first semiconductor chip on the first package substrate, a first conductive connector on the first package substrate and laterally spaced apart from the first semiconductor chip, an interposer substrate on the first semiconductor chip and electrically connected to the first package substrate through the first conductive connector, the interposer substrate including a first portion overlapping the first semiconductor chip and a plurality of upper conductive pads in the first portion, a plurality of spacers on a lower surface of the first portion of the interposer substrate and positioned so as not to overlap the plurality of upper conductive pads in a plan view, and an insulating filler between the interposer substrate and the first package substrate may be provided.