UBM SEMICONDUCTOR PACKAGE INCLUDING UNDER BUMP METALLIZATION

반도체 패키지는 반도체 칩, 상기 반도체 칩의 하면에 배치되는 하부 재배선층, 상기 하부 재배선층의 하면에 배치되는 하부 페시베이션층, 상기 하부 페시베이션층에 배치되고, 상부 패드 및 상기 상부 패드와 연결되고 상면의 수평 방향 길이가 상기 상부 패드의 하면의 수평 방향 길이보다 작은 하부 패드를 포함하는 UBM(Under bump metallization) 패드, 상기 하부 페시베이션층 및 상기 UBM 패드 사이에 배치되는 시드층 및 상기 UBM 패드 하면에 배치되는 외부 연결 단자를 포함하고, 상기 시드층은 상기 상부 패드의...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: LEE JAE EAN, JOO CHANG EUN, CHOI GYU JIN
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:반도체 패키지는 반도체 칩, 상기 반도체 칩의 하면에 배치되는 하부 재배선층, 상기 하부 재배선층의 하면에 배치되는 하부 페시베이션층, 상기 하부 페시베이션층에 배치되고, 상부 패드 및 상기 상부 패드와 연결되고 상면의 수평 방향 길이가 상기 상부 패드의 하면의 수평 방향 길이보다 작은 하부 패드를 포함하는 UBM(Under bump metallization) 패드, 상기 하부 페시베이션층 및 상기 UBM 패드 사이에 배치되는 시드층 및 상기 UBM 패드 하면에 배치되는 외부 연결 단자를 포함하고, 상기 시드층은 상기 상부 패드의 측면을 덮는 제1 시드부, 상기 상부 패드 하면의 적어도 일부를 덮는 제2 시드부 및 상기 하부 패드의 측면의 적어도 일부를 덮는 제3 시드부를 포함한다. A semiconductor package including a semiconductor chip; a lower redistribution layer on a lower surface of the semiconductor chip; a lower passivation layer on a lower surface of the lower redistribution layer; a UBM pad on the lower passivation layer and including an upper pad and a lower pad connected to the upper pad, the upper pad having a greater horizontal length at an upper surface thereof than a horizontal length at a lower surface thereof; a seed layer between the lower passivation layer and the UBM pad; and an external connecting terminal on a lower surface of the UBM pad, wherein the seed layer includes a first seed part covering a side surface of the upper pad, a second seed part covering a portion of the lower surface of the upper pad, and a third seed part covering a portion of a side surface of the lower pad.