MEMORY DEVICE WITH DYNAMIC PROGRAMMING CALIBRATION
메모리 시스템은 복수의 메모리 셀을 포함하는 메모리 어레이, 및 상기 메모리 어레이에 연결되는 제어기를 포함하고, 상기 제어기는 프로그래밍 스텝과 연관된 배경 레코드를 결정하며 - 상기 배경 레코드는 이전 데이터 동작을 나타내기 위한 것임 - , 배경 레코드를 기초로 트리거 측정치를 계산하고 - 트리거 측정치는 에러 복구 메커니즘의 구현을 추정하기 위한 것임 - , 트리거 측정치를 기초로 조절된 스텝을 생성하도록 구성된다. A memory system includes a memory array including a plurality...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 메모리 시스템은 복수의 메모리 셀을 포함하는 메모리 어레이, 및 상기 메모리 어레이에 연결되는 제어기를 포함하고, 상기 제어기는 프로그래밍 스텝과 연관된 배경 레코드를 결정하며 - 상기 배경 레코드는 이전 데이터 동작을 나타내기 위한 것임 - , 배경 레코드를 기초로 트리거 측정치를 계산하고 - 트리거 측정치는 에러 복구 메커니즘의 구현을 추정하기 위한 것임 - , 트리거 측정치를 기초로 조절된 스텝을 생성하도록 구성된다.
A memory system includes a memory array including a plurality of memory cells; and a controller coupled to the memory array, the controller configured to: determine background records associated with a programming step, wherein the background records are for representing previous data operations, calculate a trigger measure based on the background records, wherein the trigger measure is for estimating implementation of an error recovery mechanism, and generate an adjusted step based on the trigger measure. |
---|