초전도 회로 설계에서 임계 타이밍 경로 결정

조셉슨 접합을 포함하는 초전도 회로 설계에서 임계 타이밍 경로를 결정하기 위한 시스템 및 방법이 제공된다. 예시적인 방법은 적어도 하나의 논리 게이트의 제1 싱크 단자와 결합된 적어도 하나의 논리 게이트의 복수의 소스 단자에 관한 타이밍 정보를 제공하는 단계를 포함한다. 방법은 프로세서를 사용하여, 타이밍 정보를 고려하여, 적어도 하나의 논리 게이트에 대한 할당된 제1 위상에 기초하여 미리 결정된 도달 시간 범위 내에서 단일 자속 양자(single flux quantum; SFQ) 펄스가 제1 싱크 단자에 도달 가능한지 여부를 결정하는 단계를 더 포함한다. Systems and methods for determining critical timing paths in a superconducting circuit design including Josephson junctions are provided. An example method includes providing timing information concerning a plurality of source terminals of at least one logic gate coupled with a first sink terminal of the at least one logic gate. The method further includes using a processor, determining whether, in view of the timing information, the first sink terminal is reachable by a single flux quantum (SFQ) pulse within a predetermined range of arrival time based on an assigned first phase to the at least one logic gate.