SEMICONDUCTOR DEVICES AND RELATED METHODS

In one example, a semiconductor device may comprise a substrate, a device stack, first and second internal interconnects, and an encapsulant. The substrate may comprise first and second substrate surfaces opposite each other, a substrate outer sidewall between the first substrate surface and the sec...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KHIM JIN YOUNG, CHOI MYUNG JAE, PARK KYUNG ROK, KIM JAE YUN, LIM GI TAE, CHO BYOUNG WOO, KANG SANG GOO, LEE SEUL BEE, BANG WON BAE, BOWERS SHAUN, HONG SE HWAN, LEE JU HYUNG, CHANG MIN HWA, PARK DONG JOO, YU SEUNG JAE, HAN GYU WAN
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:In one example, a semiconductor device may comprise a substrate, a device stack, first and second internal interconnects, and an encapsulant. The substrate may comprise first and second substrate surfaces opposite each other, a substrate outer sidewall between the first substrate surface and the second substrate surface, and a substrate inner sidewall defining a cavity between the first substrate surface and the second substrate surface. The device stack may be positioned in the cavity and may comprise a first electronic device, and a second electronic device stacked on the first electronic device. The first internal interconnect may be coupled to the substrate and the device stack. The second internal interconnect may be coupled to the second electronic device and the first electronic device. The encapsulant may cover the substrate inner sidewall and the device stack, and may fill the cavity. Other examples and related methods are disclosed herein. The present invention can provide electrical coupling between external components and the device stack. 일례로, 반도체 디바이스는 서브스트레이트, 디바이스 스택, 제1, 2내부 인터커넥트, 및 인캡슐란트를 포함할 수 있다. 상기 서브스트레이트는 서로 대향하는 제1기판면과 제2기판면, 상기 제1기판면과 제2기판면 사이의 기판 외측벽 및 상기 제1기판면과 제2기판면 사이에서 캐비티를 정의하는 기판 내측벽을 포함할 수 있다. 상기 디바이스 스택은 상기 캐비티 내에 위치할 수 있고, 제1전자 디바이스와, 상기 제1전자 디바이스 상에 적층된 제2전자 디바이스를 포함할 수 있다. 상기 제1내부 인터커넥트는 상기 서브스트레이트와 상기 디바이스 스택에 결합될 수 있다. 상기 인캡슐란트는 상기 기판 내측벽과 상기 디바이스 스택을 덮고, 상기 캐비티를 채울 수 있다. 다른 예들 및 관련 방법들이 여기에 개시된다.