SEMICONDUCTOR PACKAGE

The present invention provides a semiconductor package capable of exhibiting improved electrical and mechanical performance. The semiconductor package includes a redistribution substrate including a redistribution pattern, a semiconductor chip mounted on a top surface of the redistribution substrate; and a connection terminal between the semiconductor chip and the redistribution substrate, wherein the redistribution substrate includes a pad structure disposed between the redistribution pattern and the connection terminal and including pad wiring and a pad via, at least one insulating pattern disposed on a top surface of the redistribution pattern, and a pad seed pattern disposed on the redistribution pattern and covering the shaped insulating pattern. The at least one insulating pattern is interposed between the redistribution pattern and the pad seed pattern. A top surface of the pad structure comes into contact with the connection terminal and the pad structure is electrically connected to the redistribution pattern. 본 발명은 반도체 패키지에 관한 것으로, 구체적으로 재배선 패턴을 포함하는 재배선 기판, 상기 재배선 기판의 상면 상에 실장된 반도체 칩 및 상기 반도체 칩과 상기 재배선 기판 사이의 연결 단자를 포함하되, 상기 재배선 기판은 상기 재배선 패턴과 상기 연결 단자 사이에 배치되고 패드 배선 및 패드 비아를 포함하는 패드 구조체, 상기 재배선 패턴의 상면 상에 배치된 적어도 하나의 절연 패턴 및 상기 재배선 패턴 상에 배치되고 상기 적어도 하나의 절연 패턴을 덮는 패드 시드 패턴을 포함하고, 상기 적어도 하나의 절연 패턴은 상기 재배선 패턴과 상기 패드 시드 패턴 사이에 개재되고, 상기 패드 구조체의 상면은 상기 연결 단자와 접촉하고, 상기 패드 구조체는 상기 재배선 패턴과 전기적으로 연결되는 반도체 패키지에 관한 것이다.