MEMORY DEVICE MEMORY SYSTEM HAVING THE SAME CONTROLLER FOR CONTROLLING THE SAME AND OPERATING METHED THEREOF

The present invention relates to a memory device to perform internal operations in an optimal condition, a memory system including the same, a controller and an operation method thereof. According to the present invention, the memory device comprises: a plurality of pins receiving control signals fr...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KWON YOUNG CHEON, LEE SUK HAN, O SEONG IL, KIM NAM SUNG, YOUN JAE YOUN, SOHN KYO MIN
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:The present invention relates to a memory device to perform internal operations in an optimal condition, a memory system including the same, a controller and an operation method thereof. According to the present invention, the memory device comprises: a plurality of pins receiving control signals from external devices; a first bank activated in a first operation mode and a second operation mode and including first memory cells; a second bank inactivated in the first operation mode, activated in the second operation mode, and including second memory cells; a processing unit calculating first data output from the first memory cells of the first bank and second data output from the second memory cells of the second bank in the second operation mode; and a processing-in-memory (PIM) mode controller selecting mode information indicating the first operation mode and the second operation mode in response to control signals received through a plurality of pins and controlling at least one memory parameter, at least one mode register set value, or a refresh mode in response to the selected mode information. 본 발명에 따른 메모리 장치는, 외부 장치로부터 제어 신호들을 수신하는 복수의 핀들, 제 1 동작 모드 및 제 2 동작 모드에서 활성화되고 제 1 메모리 셀들을 갖는 제 1 뱅크, 상기 제 1 동작 모드에서 비활성화 되고, 상기 제 2 동작 모드에서 활성화되고, 제 2 메모리 셀들을 갖는 제 2 뱅크, 상기 제 2 동작 모드에서 상기 제 1 뱅크의 상기 제 1 메모리 셀들로부터 출력된 제 1 데이터와 상기 제 2 뱅크의 상기 제 2 메모리 셀들로부터 출력된 제 2 데이터를 연산하는 프로세싱 유닛, 및 상기 복수의 핀들을 통하여 수신된 제어 신호들에 응답하여 상기 제 1 동작 모드 및 상기 제 2 동작 모드를 지시하는 모드 정보를 선택하고, 상기 선택된 모드 정보에 응답하여 적어도 하나의 메모리 파라미터, 적어도 하나의 모드 레지스터 셋 설정값, 혹은 리프레쉬 모드를 제어하는 PIM(Processing-In-Memory) 모드 제어기를 포함할 수 있다.