수평 NOR형 메모리 스트링의 3차원 어레이를 위한 공정

본원에 제공된 HNOR 어레이를 위한 고효율 제조 공정에서는, HNOR 어레이의 저장 트랜지스터의 채널 영역이 증착 후, 로컬 워드 라인의 형성 전에 수행되는 전하 포획재의 후속 증착까지 보호층에 의해 보호된다. 채널 영역용 실리콘과 보호재는 모두 비정질 형태로 증착된 다음 어닐링 단계를 통해 후속적으로 결정화될 수 있다. 보호재는 실리콘 붕소, 실리콘 탄소 또는 실리콘 게르마늄일 수 있다. 보호재는 채널 영역의 결정화된 실리콘에 보다 큰 결정립계를 유도하여 보다 높은 전하 운반자 이동도와, 보다 높은 전도도와, 보다 높은 전류 밀도를 제공한다. In the highly efficient fabrication processes for HNOR arrays provided herein, the channel regions of the storage transistors in the HNOR arrays are protected by a protective layer after deposition until the subsequent deposition of a charge-trapping material before forming local word lines. Both the silicon for the channel regions and the protective material may be deposited in amorphous form and are subsequently crystallized in an anneal step. The protective material may be silicon boron, silicon carbon or silicon germanium. The protective material induces greater grain boundaries in the crystallized silicon in the channel regions, thereby providing greater charge carrier mobility, greater conductivity and greater current densities.