BUFFER CIRCUIT
A buffer circuit can receive first and second input signals through first and second input transistors connected to a first power supply voltage terminal. A first output signal may be outputted to a first output node and a second output signal may be outputted to a second output node based on the fi...
Gespeichert in:
| Hauptverfasser: | , , , , , , , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; kor |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Zusammenfassung: | A buffer circuit can receive first and second input signals through first and second input transistors connected to a first power supply voltage terminal. A first output signal may be outputted to a first output node and a second output signal may be outputted to a second output node based on the first and second input signals. A load circuit is connected between the first output node, the second output node and a second power supply voltage terminal. A resistance value may be adjusted based on at least one of the first output signal and the second output signal. The buffer circuit comprises: a first input transistor; a second input transistor; and a load circuit.
버퍼 회로는 제 1 전원 전압 단자와 연결되는 제 1 및 제 2 입력 트랜지스터를 통해 제 1 및 제 2 입력 신호를 수신하고, 상기 제 1 및 제 2 입력 신호에 기초하여 제 1 출력 노드로 제 1 출력 신호를 출력하고 제 2 출력 노드로 제 2 출력 신호를 출력할 수 있다. 로드 회로는 상기 제 1 출력 노드, 상기 제 2 출력 노드 및 제 2 전원 전압 단자 사이에 연결되고, 상기 제 1 출력 신호 및 상기 제 2 출력 신호 중 적어도 하나에 기초하여 저항 값이 조절될 수 있다. |
|---|