MEMORY CONTROLLER AND OPERATING METHOD THEREOF

The present technology relates to an electronic device. In accordance with the present technology, a memory controller, which can control a memory device including a plurality of memory blocks allocated to a plurality of zones and can equalize wear levels of cores controlling memory device, includes: a plurality of cores controlling the plurality of zones; a reset information control part, in response to a reset request inputted from a host, generating reset count values indicating the number of reset requests inputted for the plurality of zones, and generating reset count aggregate values totalizing the reset count values of the plurality of zones controlled by the plurality of cores respectively; and a wear level management part, depending on whether a difference value between the highest reset count aggregate value and the lowest reset count aggregate value among the reset count aggregate values exceeds a threshold difference value, controlling the plurality of cores such that some of the plurality of zones controlled by a first core having the highest reset count aggregate value among the plurality of cores can be controlled by a core other than the first core. 본 기술은 전자 장치에 관한 것으로, 본 기술에 따른, 복수의 존들로 할당된 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하고 메모리 장치들을 제어하는 코어들의 마모도를 균등화할 수 있는 메모리 컨트롤러는, 상기 복수의 존들을 제어하는 복수의 코어들, 호스트로부터 입력되는 리셋 요청에 응답하여, 상기 복수의 존들에 대해 입력되는 리셋 요청의 개수를 나타내는 리셋 카운트 값들을 생성하고, 상기 복수의 코어들이 각각 제어하는 복수의 존들의 리셋 카운트 값들을 합한 리셋 카운트 합계 값들을 생성하는 리셋 정보 제어부, 및 상기 리셋 카운트 합계 값들 중 가장 높은 리셋 카운트 합계 값 및 가장 낮은 리셋 카운트 합계 값의 차이 값이 임계 차이 값을 초과하는지 여부에 따라, 상기 복수의 코어들 중 상기 가장 높은 리셋 카운트 합계 값을 갖는 제1 코어가 제어하는 복수의 존들 중 일부를 상기 제1 코어와 다른 코어가 제어하도록 상기 복수의 코어들을 제어하는 웨어레벨 관리부를 포함한다.