Receiver circuit performing adaptive equalization and system including the same

A receiver circuit includes: an equalizer configured to generate an equalization signal by equalizing an input data signal transferred through a communication channel based on an equalization coefficient; a clock data recovery circuit configured to generate a data clock signal and an edge clock signal based on the equalization signal, generate a data sample signal including a plurality of data bits by sampling the equalization signal in synchronization with the data clock signal, and generate an edge sample signal including a plurality of edge bits by sampling the equalization signal in synchronization with the edge clock signal; and an equalization control circuit configured to control the equalization coefficient by comparing the plurality of data bits and the plurality of edge bits. 수신 회로는, 등화 계수에 기초하여 통신 채널을 통해 수신되는 입력 데이터 신호를 등화하여 등화 신호를 발생하는 등화기, 상기 등화 신호에 기초하여 데이터 클록 신호 신호 및 에지 클록 신호를 발생하고, 상기 데이터 클록 신호에 동기하여 상기 등화 신호를 샘플링하여 복수의 데이터 비트들을 포함하는 데이터 샘플 신호를 발생하고 상기 에지 클록 신호에 동기하여 상기 등화 신호를 샘플링하여 복수의 에지 비트들을 포함하는 에지 샘플 신호를 발생하는 클록 데이터 복원 회로 및 상기 복수의 데이터 비트들 및 상기 복수의 에지 비트들을 비교하여 상기 등화 계수를 조절하는 등화 제어 회로를 포함한다.