Analog-to-digital converter using dynamic register-based switching

The present invention relates to an analog-to-digital converter technology using dynamic register-based switching, which significantly reduces successive-approximation register (SAR) operation loop latency. According to the present invention, an analog-to-digital converter using dynamic register-based switching comprises an SAR analog-to-digital converter (ADC) including two stages to form a pipeline structure, and a residual voltage amplifier connected between the two stages to amplify the residual voltage of the first stage. The SAR ADC is controlled by allowing a dynamic register storing an output signal of a comparator to directly operate a switch of a digital-to-analog converter (DAC) without passing through a control logic. 본 발명은 동적 레지스터에 기반한 스위칭을 이용하는 아날로그 디지털 컨버터 기술에 관한 것으로, 2개의 단(stage)을 포함하여 파이프라인(pipeline) 구조를 형성하는 SAR(successive-approximation register) ADC(analog-to-digital converter) 및 2개의 단 사이에 연결되어 제 1 단의 잔류전압을 증폭하는 잔류전압 증폭기를 포함하고, SAR ADC는 비교기의 출력 신호를 저장하는 동적 레지스터(dynamic register)가 제어 로직(control logic)을 경유하지 않고 직접 DAC(digital-to-analog converter)의 스위치를 구동하여 제어한다.