Stacked Memory Device

Provided is a technology related to a stacked memory device. The stacked memory device of the present embodiment includes: a plurality of lower word lines extending in a first direction; a bit line positioned above the plurality of lower word lines and extending in a second direction crossing the first direction; a plurality of upper word lines positioned above the bit lines and extending in the first direction; a plurality of lower memory cells each including a lower capacitor and a lower switching element positioned between the lower word lines and the bit line; and a plurality of upper memory cells each including an upper switching element and an upper capacitor positioned between the bit line and the upper word line. 적층형 메모리 장치에 관한 기술이다. 본 실시예의 적층형 메모리 장치는 제 1 방향으로 연장되는 복수의 하부 워드 라인; 상기 복수의 하부 워드 라인 상부에 위치되며, 상기 제 1 방향과 교차하는 제 2 방향으로 연장되는 비트 라인; 상기 비트 라인 상부에 위치되며, 상기 제 1 방향으로 연장되는 복수의 상부 워드 라인; 상기 하부 워드 라인들과 상기 비트 라인 사이에 각각 위치되는 하부 캐패시터 및 하부 스위칭 소자를 포함하는 복수의 하부 메모리 셀들; 및 상기 비트 라인과 상기 상부 워드 라인에 사이에 각각 위치되는 상부 스위칭 소자 및 상부 캐패시터를 포함하는 복수의 상부 메모리 셀들을 포함한다.