SEMICONDUCTOR DEVICE

Provided is a semiconductor device having improved reliability. The semiconductor device includes: a substrate; a lower structure on the substrate, the lower structure including a first wiring structure, a second wiring structure, and a lower insulating structure covering the first and second wiring structures; a first pattern layer including a plate portion and a via portion, the plate portion being on the lower insulating structure and the via portion extending into the lower insulating structure from a lower portion of the plate portion and overlapping the first wiring structure; a graphene-like carbon material layer in contact with the via portion and the first wiring structure between the via portion of the first pattern layer and the first wiring structure; gate layers stacked in a vertical direction perpendicular to an upper surface of the substrate and spaced apart from each other on the first pattern layer; and a memory vertical structure penetrating through the gate layers in the vertical direction. 반도체 소자를 제공한다. 이 반도체 소자는 기판; 상기 기판 상의 하부 구조물, 상기 하부 구조물은 제1 배선 구조물, 제2 배선 구조물, 및 상기 제1 및 제2 배선 구조물들을 덮는 하부 절연 구조물을 포함하고; 플레이트 부 및 비아 부를 포함하는 제1 패턴 층, 상기 제1 패턴 층의 상기 플레이트 부는 상기 하부 절연 구조물 상에 배치되고, 상기 제1 패턴 층의 상기 비아 부는 상기 플레이트 부의 하부로부터 상기 하부 절연 구조물 내로 연장되면서 상기 제1 배선 구조물과 중첩하고; 상기 제1 패턴 층의 상기 비아 부와 상기 제1 배선 구조물 사이에서, 상기 비아 부 및 상기 제1 배선 구조물과 접촉하는 그래핀 계열 탄소 물질 층; 상기 제1 패턴 층 상에서, 상기 기판의 상부면과 수직한 수직 방향으로 서로 이격되면서 적층되는 게이트 층들; 및 상기 수직 방향으로 상기 게이트 층들을 관통하는 메모리 수직 구조물을 포함한다.