전자 기기

전자 기기(1)는 회로 기판(10)과, 히트 싱크(20)와, 히트 싱크(20)와 회로 기판(10)을 전기적으로 접속하는 제1 접속부(22)와, 도전성 프레임에 접촉함으로써 히트 싱크(20)와 도전성 프레임을 전기적으로 접속하는 제2 접속부(21)를 가진다. 회로 기판(10)은 제1 접속부(22)를 통해서 히트 싱크(20)에 전기적으로 접속된 프레임 그라운드 패턴과, 제1 커넥터(11)와 전자 부품의 사이의 배선과 쌍이 되는 리턴 경로를 구성하는 시그널 그라운드 패턴과, 프레임 그라운드 패턴 및 시그널 그라운드 패턴을 전기적으로 접속...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: IRIFUNE YOSHIAKI, TAKANO KAZUKI, FUJITA ATSUSHI, SAITO TATSUYA, WADA KENJI, HARUNA NOBUYUKI, KASAHARA SHIMPEI, YONEOKA YUDAI, NIWA KENTA
Format: Patent
Sprache:kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator IRIFUNE YOSHIAKI
TAKANO KAZUKI
FUJITA ATSUSHI
SAITO TATSUYA
WADA KENJI
HARUNA NOBUYUKI
KASAHARA SHIMPEI
YONEOKA YUDAI
NIWA KENTA
description 전자 기기(1)는 회로 기판(10)과, 히트 싱크(20)와, 히트 싱크(20)와 회로 기판(10)을 전기적으로 접속하는 제1 접속부(22)와, 도전성 프레임에 접촉함으로써 히트 싱크(20)와 도전성 프레임을 전기적으로 접속하는 제2 접속부(21)를 가진다. 회로 기판(10)은 제1 접속부(22)를 통해서 히트 싱크(20)에 전기적으로 접속된 프레임 그라운드 패턴과, 제1 커넥터(11)와 전자 부품의 사이의 배선과 쌍이 되는 리턴 경로를 구성하는 시그널 그라운드 패턴과, 프레임 그라운드 패턴 및 시그널 그라운드 패턴을 전기적으로 접속하는 회로 소자(12)를 구비한다. 제1 커넥터(11)와 회로 소자(12)와 제1 접속부(22)와 제2 접속부(21)는, 회로 기판(10)의 변을 따라서 일렬로 배치된다. An electric device (1) includes: a circuit substrate (10); a heat sink (20); a first connection part (22) electrically connecting the heat sink (20) with the circuit substrate (10); a second connection part (21) electrically connecting the heat sink (20) with an electroconductive frame by coming into contact with the electroconductive frame. The circuit substrate (10) is provided with: a frame ground pattern electrically connected to the heat sink (20) via the first connection part (22); a signal ground pattern constituting a return path which forms a pair with a wiring between the first connector (11) and an electronic component; and a circuit element (12) electrically connecting the frame ground pattern with the signal ground pattern. The first connector (11), the circuit element (12), the first connection part (22), and the second connection part (21) are aligned along an edge of the circuit substrate (10).
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20210120115A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20210120115A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20210120115A3</originalsourceid><addsrcrecordid>eNrjZOB9s6DlzbwJCq92bAAiHgbWtMSc4lReKM3NoOzmGuLsoZtakB-fWlyQmJyal1oS7x1kZGBkaGBoZGBoaOpoTJwqAB5-Ipw</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>전자 기기</title><source>esp@cenet</source><creator>IRIFUNE YOSHIAKI ; TAKANO KAZUKI ; FUJITA ATSUSHI ; SAITO TATSUYA ; WADA KENJI ; HARUNA NOBUYUKI ; KASAHARA SHIMPEI ; YONEOKA YUDAI ; NIWA KENTA</creator><creatorcontrib>IRIFUNE YOSHIAKI ; TAKANO KAZUKI ; FUJITA ATSUSHI ; SAITO TATSUYA ; WADA KENJI ; HARUNA NOBUYUKI ; KASAHARA SHIMPEI ; YONEOKA YUDAI ; NIWA KENTA</creatorcontrib><description>전자 기기(1)는 회로 기판(10)과, 히트 싱크(20)와, 히트 싱크(20)와 회로 기판(10)을 전기적으로 접속하는 제1 접속부(22)와, 도전성 프레임에 접촉함으로써 히트 싱크(20)와 도전성 프레임을 전기적으로 접속하는 제2 접속부(21)를 가진다. 회로 기판(10)은 제1 접속부(22)를 통해서 히트 싱크(20)에 전기적으로 접속된 프레임 그라운드 패턴과, 제1 커넥터(11)와 전자 부품의 사이의 배선과 쌍이 되는 리턴 경로를 구성하는 시그널 그라운드 패턴과, 프레임 그라운드 패턴 및 시그널 그라운드 패턴을 전기적으로 접속하는 회로 소자(12)를 구비한다. 제1 커넥터(11)와 회로 소자(12)와 제1 접속부(22)와 제2 접속부(21)는, 회로 기판(10)의 변을 따라서 일렬로 배치된다. An electric device (1) includes: a circuit substrate (10); a heat sink (20); a first connection part (22) electrically connecting the heat sink (20) with the circuit substrate (10); a second connection part (21) electrically connecting the heat sink (20) with an electroconductive frame by coming into contact with the electroconductive frame. The circuit substrate (10) is provided with: a frame ground pattern electrically connected to the heat sink (20) via the first connection part (22); a signal ground pattern constituting a return path which forms a pair with a wiring between the first connector (11) and an electronic component; and a circuit element (12) electrically connecting the frame ground pattern with the signal ground pattern. The first connector (11), the circuit element (12), the first connection part (22), and the second connection part (21) are aligned along an edge of the circuit substrate (10).</description><language>kor</language><subject>CALCULATING ; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS ; PHYSICS ; PRINTED CIRCUITS</subject><creationdate>2021</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20211006&amp;DB=EPODOC&amp;CC=KR&amp;NR=20210120115A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76289</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20211006&amp;DB=EPODOC&amp;CC=KR&amp;NR=20210120115A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>IRIFUNE YOSHIAKI</creatorcontrib><creatorcontrib>TAKANO KAZUKI</creatorcontrib><creatorcontrib>FUJITA ATSUSHI</creatorcontrib><creatorcontrib>SAITO TATSUYA</creatorcontrib><creatorcontrib>WADA KENJI</creatorcontrib><creatorcontrib>HARUNA NOBUYUKI</creatorcontrib><creatorcontrib>KASAHARA SHIMPEI</creatorcontrib><creatorcontrib>YONEOKA YUDAI</creatorcontrib><creatorcontrib>NIWA KENTA</creatorcontrib><title>전자 기기</title><description>전자 기기(1)는 회로 기판(10)과, 히트 싱크(20)와, 히트 싱크(20)와 회로 기판(10)을 전기적으로 접속하는 제1 접속부(22)와, 도전성 프레임에 접촉함으로써 히트 싱크(20)와 도전성 프레임을 전기적으로 접속하는 제2 접속부(21)를 가진다. 회로 기판(10)은 제1 접속부(22)를 통해서 히트 싱크(20)에 전기적으로 접속된 프레임 그라운드 패턴과, 제1 커넥터(11)와 전자 부품의 사이의 배선과 쌍이 되는 리턴 경로를 구성하는 시그널 그라운드 패턴과, 프레임 그라운드 패턴 및 시그널 그라운드 패턴을 전기적으로 접속하는 회로 소자(12)를 구비한다. 제1 커넥터(11)와 회로 소자(12)와 제1 접속부(22)와 제2 접속부(21)는, 회로 기판(10)의 변을 따라서 일렬로 배치된다. An electric device (1) includes: a circuit substrate (10); a heat sink (20); a first connection part (22) electrically connecting the heat sink (20) with the circuit substrate (10); a second connection part (21) electrically connecting the heat sink (20) with an electroconductive frame by coming into contact with the electroconductive frame. The circuit substrate (10) is provided with: a frame ground pattern electrically connected to the heat sink (20) via the first connection part (22); a signal ground pattern constituting a return path which forms a pair with a wiring between the first connector (11) and an electronic component; and a circuit element (12) electrically connecting the frame ground pattern with the signal ground pattern. The first connector (11), the circuit element (12), the first connection part (22), and the second connection part (21) are aligned along an edge of the circuit substrate (10).</description><subject>CALCULATING</subject><subject>CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS</subject><subject>PHYSICS</subject><subject>PRINTED CIRCUITS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2021</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZOB9s6DlzbwJCq92bAAiHgbWtMSc4lReKM3NoOzmGuLsoZtakB-fWlyQmJyal1oS7x1kZGBkaGBoZGBoaOpoTJwqAB5-Ipw</recordid><startdate>20211006</startdate><enddate>20211006</enddate><creator>IRIFUNE YOSHIAKI</creator><creator>TAKANO KAZUKI</creator><creator>FUJITA ATSUSHI</creator><creator>SAITO TATSUYA</creator><creator>WADA KENJI</creator><creator>HARUNA NOBUYUKI</creator><creator>KASAHARA SHIMPEI</creator><creator>YONEOKA YUDAI</creator><creator>NIWA KENTA</creator><scope>EVB</scope></search><sort><creationdate>20211006</creationdate><title>전자 기기</title><author>IRIFUNE YOSHIAKI ; TAKANO KAZUKI ; FUJITA ATSUSHI ; SAITO TATSUYA ; WADA KENJI ; HARUNA NOBUYUKI ; KASAHARA SHIMPEI ; YONEOKA YUDAI ; NIWA KENTA</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20210120115A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>kor</language><creationdate>2021</creationdate><topic>CALCULATING</topic><topic>CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS</topic><topic>PHYSICS</topic><topic>PRINTED CIRCUITS</topic><toplevel>online_resources</toplevel><creatorcontrib>IRIFUNE YOSHIAKI</creatorcontrib><creatorcontrib>TAKANO KAZUKI</creatorcontrib><creatorcontrib>FUJITA ATSUSHI</creatorcontrib><creatorcontrib>SAITO TATSUYA</creatorcontrib><creatorcontrib>WADA KENJI</creatorcontrib><creatorcontrib>HARUNA NOBUYUKI</creatorcontrib><creatorcontrib>KASAHARA SHIMPEI</creatorcontrib><creatorcontrib>YONEOKA YUDAI</creatorcontrib><creatorcontrib>NIWA KENTA</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>IRIFUNE YOSHIAKI</au><au>TAKANO KAZUKI</au><au>FUJITA ATSUSHI</au><au>SAITO TATSUYA</au><au>WADA KENJI</au><au>HARUNA NOBUYUKI</au><au>KASAHARA SHIMPEI</au><au>YONEOKA YUDAI</au><au>NIWA KENTA</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>전자 기기</title><date>2021-10-06</date><risdate>2021</risdate><abstract>전자 기기(1)는 회로 기판(10)과, 히트 싱크(20)와, 히트 싱크(20)와 회로 기판(10)을 전기적으로 접속하는 제1 접속부(22)와, 도전성 프레임에 접촉함으로써 히트 싱크(20)와 도전성 프레임을 전기적으로 접속하는 제2 접속부(21)를 가진다. 회로 기판(10)은 제1 접속부(22)를 통해서 히트 싱크(20)에 전기적으로 접속된 프레임 그라운드 패턴과, 제1 커넥터(11)와 전자 부품의 사이의 배선과 쌍이 되는 리턴 경로를 구성하는 시그널 그라운드 패턴과, 프레임 그라운드 패턴 및 시그널 그라운드 패턴을 전기적으로 접속하는 회로 소자(12)를 구비한다. 제1 커넥터(11)와 회로 소자(12)와 제1 접속부(22)와 제2 접속부(21)는, 회로 기판(10)의 변을 따라서 일렬로 배치된다. An electric device (1) includes: a circuit substrate (10); a heat sink (20); a first connection part (22) electrically connecting the heat sink (20) with the circuit substrate (10); a second connection part (21) electrically connecting the heat sink (20) with an electroconductive frame by coming into contact with the electroconductive frame. The circuit substrate (10) is provided with: a frame ground pattern electrically connected to the heat sink (20) via the first connection part (22); a signal ground pattern constituting a return path which forms a pair with a wiring between the first connector (11) and an electronic component; and a circuit element (12) electrically connecting the frame ground pattern with the signal ground pattern. The first connector (11), the circuit element (12), the first connection part (22), and the second connection part (21) are aligned along an edge of the circuit substrate (10).</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language kor
recordid cdi_epo_espacenet_KR20210120115A
source esp@cenet
subjects CALCULATING
CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
PHYSICS
PRINTED CIRCUITS
title 전자 기기
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-10T13%3A53%3A17IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=IRIFUNE%20YOSHIAKI&rft.date=2021-10-06&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20210120115A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true