High Electron Mobility Transistor and method of manufacturing the same

Disclosed are a high electron mobility transistor and a manufacturing method thereof. The disclosed high electron mobility transistor comprises: a channel layer; a channel supply layer for inducing a two-dimensional electron gas in the channel layer; a source electrode and a drain electrode provided...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: OH, JAE JOON, KIM, JONG SEOB
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Disclosed are a high electron mobility transistor and a manufacturing method thereof. The disclosed high electron mobility transistor comprises: a channel layer; a channel supply layer for inducing a two-dimensional electron gas in the channel layer; a source electrode and a drain electrode provided on both sides of the channel supply layer; a depletion forming layer provided on the channel supply layer to form a depletion region in the two-dimensional electron gas; a gate electrode provided on a part of the depletion forming layer; and a current limiting layer provided in contact with the gate electrode on another part of the depletion forming layer. The current limiting layer restricts the current flow from the gate electrode to the depletion forming layer according to a voltage applied to the gate electrode. 고 전자 이동도 트랜지스터 및 그 제조방법이 개시된다. 개시된 고 전자 이동도 트랜지스터는 채널층과, 상기 채널층에 2차원 전자가스를 유발하는 채널공급층과, 상기 채널공급층의 양측에 마련되는 소스 전극 및 드레인 전극과, 상기 채널공급층에 마련되어 상기 2차원 전자가스에 디플리션 영역을 형성하는 디플리션 형성층과, 상기 디플리션 형성층의 일부에 마련되는 게이트 전극과, 상기 디플리션 형성층의 다른 일부에 상기 게이트 전극과 접촉하도록 마련되는 전류 제한층을 포함한다. 상기 전류 제한층은 게이트 전극에 인가되는 전압에 따라 게이트 전극에서 디플리션 형성층으로의 전류 흐름을 제한한다.