SEMICONDUCTOR
According to an embodiment of the present invention, a semiconductor device comprises: gate electrodes spaced apart from each other and stacked each other in a first region of a substrate in a first direction perpendicular to the upper surface of the substrate, and extending gate electrodes extendin...
Gespeichert in:
Hauptverfasser: | , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | According to an embodiment of the present invention, a semiconductor device comprises: gate electrodes spaced apart from each other and stacked each other in a first region of a substrate in a first direction perpendicular to the upper surface of the substrate, and extending gate electrodes extending while having a stepped shape in a second direction in a second region of the substrate; a channel structure passing through the gate electrodes, extending in the first direction, and including a channel insulating layer, a channel layer for covering the outer and bottom surfaces of the channel insulating layer, and a gate dielectric layer for covering at least the outer surface of the channel layer; contact structures electrically connected to the respective gate electrodes in the second region; and support structures disposed adjacent to the respective contact structures in the second region, passing through the gate electrodes, and extending in the first direction. Each of the support structures includes: a vertical pillar; and a barrier layer contacting the vertical pillar while covering at least the outer surface of the vertical pillar. The contact structures include a first contact structure. The support structures include first support structures disposed adjacent to the first contact structures, and at least one of the first support structures contacts the first contact structure. Therefore, production yield can be increased.
본 발명의 실시예에 따른 반도체 장치는, 기판의 제1 영역 상에서 상기 기판의 상면과 수직한 제1 방향을 따라 이격되어 적층되고, 상기 기판의 제2 영역 상에서 제2 방향을 따라 계단 형태를 이루며 연장되는 게이트 전극들, 상기 게이트 전극들을 관통하며 상기 제1 방향을 따라 연장되고, 채널 절연층, 상기 채널 절연층의 외측면 및 바닥면을 덮는 채널층, 및 적어도 상기 채널층의 외측면을 덮는 게이트 유전층을 포함하는 채널 구조물, 상기 제2 영역 상에서 각각의 상기 게이트 전극들과 전기적으로 연결되는 콘택 구조물들, 및 상기 제2 영역 상에서 각각의 상기 콘택 구조물들과 인접하게 배치되며, 상기 게이트 전극들을 관통하며 상기 제1 방향을 따라 연장되는 지지 구조물들을 포함하되, 각각의 상기 지지 구조물들은 수직 필라 및 적어도 상기 수직 필라의 외측면을 덮으면서 상기 수직 필라와 접촉하는 배리어층을 포함하고, 상기 콘택 구조물들은 제1 콘택 구조물을 포함하고, 상기 지지 구조물들은 제1 콘택 구조물과 인접하게 배치되는 제1 지지 구조물들을 포함하며 상기 제1 지지 구조물들 중 적어도 하나는 상기 제1 콘택 구조물과 접촉한다. |
---|