DISPLAY DEVICE AND METHOD FOR MANUFACTURING OF THE SAME

Provided are a display device and a manufacturing method thereof. The display device according to one embodiment includes: a lower metal layer disposed on the substrate; a buffer layer disposed on the lower metal layer; a first semiconductor layer disposed on the buffer layer; a gate insulating film disposed on the first semiconductor layer; a first gate electrode disposed on the gate insulating layer overlapping the first semiconductor layer; an interlayer insulating film disposed on the first gate electrode and covering the first gate electrode; a via layer disposed on the interlayer insulating layer; a pixel electrode disposed on the via layer and connected to a portion of the first semiconductor layer; a light emitting layer disposed on the pixel electrode; and a common electrode disposed on the light emitting layer, wherein the pixel electrode is connected to the lower metal layer through a first contact hole penetrating the buffer layer and the interlayer insulating film and a first via hole penetrating the via layer, and connected to a portion of the first semiconductor layer through a second contact hole penetrating the interlayer insulating layer and a second via hole penetrating the via layer, the interlayer insulating film includes a first upper surface that does not overlap the via layer in the first via hole, and the pixel electrode comes into contact with the inner circumferential surface of the first via hole, the first upper surface of the interlayer insulating layer, and the inner circumferential surface of the first contact hole. 표시 장치 및 그 제조 방법이 제공된다. 일 실시예에 따른 표시 장치는 기판 상에 배치된 하부 금속층, 상기 하부 금속층 상에 배치된 버퍼층, 상기 버퍼층 상에 배치된 제1 반도체층, 상기 제1 반도체층 상에 배치된 게이트 절연막, 상기 제1 반도체층과 중첩하는 상기 게이트 절연막 상에 배치된 제1 게이트 전극, 상기 제1 게이트 전극 상에 배치되며, 상기 제1 게이트 전극을 덮는 층간 절연막, 상기 층간 절연막 상에 배치된 비아층, 상기 비아층 상에 배치되며, 상기 제1 반도체층의 일부에 연결되는 화소 전극, 상기 화소 전극 상에 배치되는 발광층, 및 상기 발광층 상에 배치되는 공통 전극을 포함하며, 상기 화소 전극은 상기 버퍼층과 상기 층간 절연막을 관통하는 제1 컨택홀 및 상기 비아층을 관통하는 제1 비아홀을 통해 상기 하부 금속층과 연결되며, 상기 층간 절연막을 관통하는 제2 컨택홀 및 상기 비아층을 관통하는 제2 비아홀을 통해 상기 제1 반도체층의 일부에 연결되고, 상기 층간 절연막은 상기 제1 비아홀에서 상기 비아층과 비중첩하는 제1 상면을 포함하고, 상기 화소 전극은 상기 제1 비아홀의 내주면, 상기 층간 절연막의 제1 상면 및 상기 제1 컨택홀의 내주면에 접할 수 있다.