Display apparatus having a substrate hole

The present specification includes: a substrate comprising a through-region including a substrate-hole and a separation region surrounding the through-region; a first buffer layer including a first buffer underlayer on the substrate and a first buffer overlayer on the first buffer underlayer; a first semiconductor pattern disposed on the first buffer upper layer; a first thin film transistor including a first gate electrode overlapping the first semiconductor pattern with a first gate insulating layer interposed therebetween, and a first source electrode and a first drain electrode connected to the first semiconductor pattern; a first interlayer insulating film on the first gate electrode; a second interlayer insulating film on the first interlayer insulating film; an open portion of the second interlayer insulating film, the first interlayer insulating film, the first gate insulating film, and the first buffer upper layer exposing the first buffer lower layer positioned in an isolation region; and a separation structure including a first separation layer disposed in the open portion, in contact with the first buffer lower layer, and having the same stacked structure as the first buffer upper layer, a second separation layer having the same stacked structure as the first gate insulating layer, and a third separation layer having the same stacked structure as the first gate electrode. 본 명세서는 기판-홀을 포함하는 관통 영역과 관통 영역을 둘러싸는 분리 영역을 포함하는 기판, 기판 상에 있는 제1 버퍼 하부층 및 제1 버퍼 하부층 상에 있는 제1 버퍼 상부층을 포함하는 제1 버퍼층, 제1 버퍼 상부층 상에 배치되는 제1 반도체 패턴, 제1 게이트 절연막을 사이에 두고 제1 반도체 패턴과 중첩하는 제1 게이트 전극, 그리고 제1 반도체 패턴과 연결되는 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터, 제1 게이트 전극 상의 제1 층간 절연막, 제1 층간 절연막 상의 제2 층간 절연막, 분리 영역에 위치하는 제1 버퍼 하부층을 노출하는 제2 층간 절연막, 제1 층간 절연막, 제1 게이트 절연막, 및 제1 버퍼 상부층의 오픈부, 그리고 오픈부내에 배치되며, 제1 버퍼 하부층과 접촉하고 제1 버퍼 상부층과 동일한 적층 구조를 가지는 제1 분리층, 제1 게이트 절연막과 동일한 적층 구조를 가지는 제2 분리층, 및 제1 게이트 전극과 동일한 적층 구조를 가지는 제3 분리층을 포함하는 분리 구조물을 포함할 수 있다.