MEMORY DEVICE AND OPERATION METHOD THEREOF

According to an embodiment of the present invention, a memory device includes: a memory cell array including a plurality of cell strings including a plurality of memory cells connected between a plurality of string selection lines and a plurality of ground selection lines, respectively, and a plural...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: NAM SANG WAN, CHOI YONG HYUK
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:According to an embodiment of the present invention, a memory device includes: a memory cell array including a plurality of cell strings including a plurality of memory cells connected between a plurality of string selection lines and a plurality of ground selection lines, respectively, and a plurality of word lines connected to the memory cells; a control logic for generating a first voltage applied to the string selection lines and a second voltage applied to the ground selection lines, and controlling a potential of a channel of each of the cell strings to a predetermined level by adjusting levels of the first voltage and the second voltage; and a row decoder for providing a read voltage, a read pass voltage, the first voltage, and the second voltage according to distribution of threshold voltages of the memory cells to the memory cell array under a control of the control logic, wherein the control logic generates one of the first voltage and the second voltage as a pre-pulse voltage, the row decoder provides a third voltage to at least one of the word lines, the third voltage has a first level while the pre-pulse voltage has a level that is greater than or equal to a first predetermined threshold, and the third voltage has a second level that is greater than the first level while the pre-pulse voltage has a level that is less than the first threshold. 본 발명의 실시예에 따른 메모리 장치는, 복수의 스트링 선택 라인들과 복수의 접지 선택 라인들 사이에 각각 연결되는 복수의 메모리 셀들을 포함하는 복수의 셀 스트링들, 및 상기 복수의 메모리 셀들에 연결되는 복수의 워드라인들을 포함하는 메모리 셀 어레이, 상기 복수의 스트링 선택 라인들에 제공되는 제1 전압 및 상기 복수의 접지 선택 라인들에 제공되는 제2 전압을 생성하고, 상기 제1 전압 및 상기 제2 전압의 레벨을 조절함으로써 상기 복수의 셀 스트링들 각각의 채널의 포텐셜을 소정의 레벨로 제어하는 컨트롤 로직, 및 상기 컨트롤 로직의 제어 하에, 상기 복수의 메모리 셀들의 문턱 전압 산포에 따른 리드 전압, 리드 패스 전압, 상기 제1 전압 및 상기 제2 전압을 상기 메모리 셀 어레이에 제공하는 로우 디코더를 포함하고, 상기 컨트롤 로직은 상기 제1 전압 및 상기 제2 전압 중 어느 하나를 프리-펄스 전압으로서 생성하고, 상기 로우 디코더는 상기 복수의 워드라인들 중 적어도 하나에 제3 전압을 제공하고, 상기 제3 전압은 상기 프리-펄스 전압이 소정의 제1 임계치 이상의 레벨을 갖는 동안 제1 레벨을 갖고, 상기 프리-펄스 전압이 상기 제1 임계치 미만의 레벨을 갖는 동안 상기 제1 레벨보다 큰 제2 레벨을 가질 수 있다.