GATE DRIVER AND DISPLAY DEVICE INCLUDING THE SAME

A gate driver in accordance with an embodiment of the present invention includes a first side stage and a second side stage, which are connected to the same gate line. The first side stage includes: a first pull-up transistor connected between an input terminal for a clock signal and a first output node and controlled in accordance with a first Q node; a first pull-down transistor connected between the first output node and an input terminal for a gate-off voltage and controlled in accordance with a first QB node; and a first Q reset transistor connected between the first Q node and the input terminal for the gate-off voltage and controlled in accordance with a first Q reset signal. In addition, the second side stage includes: a second pull-up transistor connected between the input terminal of the clock signal and a second output node and controlled in accordance with a second Q node; a second pull-down transistor connected between the second output node and the input terminal of the gate-off voltage and controlled in accordance with a second QB node; and a second Q reset transistor connected between the second Q node and the input terminal for the gate-off voltage and controlled in accordance with a second Q reset signal. Here, the first Q reset signal and the second Q reset signal are independent of each other. The present invention can enhance detection performance for an abnormal output of a specific stage in double bank-type stages. 본 발명의 실시예에 따른 게이트 드라이버는 동일한 게이트 라인에 연결된 제1 측 스테이지와 제2 측 스테이지를 갖는다. 상기 제1 측 스테이지는, 클럭 신호의 입력단과 제1 출력 노드 사이에 접속되며 제1 Q 노드에 따라 제어되는 제1 풀업 트랜지스터와, 상기 제1 출력 노드와 게이트 오프 전압의 입력단 사이에 접속되며 제1 QB 노드에 따라 제어되는 제1 풀다운 트랜지스터와, 상기 제1 Q 노드와 상기 게이트 오프 전압의 입력단 사이에 접속되며 제1 Q 리셋 신호에 따라 제어되는 제1 Q 리셋 트랜지스터를 포함한다. 그리고, 상기 제2 측 스테이지는, 상기 클럭 신호의 입력단과 제2 출력 노드 사이에 접속되며 제2 Q 노드에 따라 제어되는 제2 풀업 트랜지스터와, 상기 제2 출력 노드와 상기 게이트 오프 전압의 입력단 사이에 접속되며 제2 QB 노드에 따라 제어되는 제2 풀다운 트랜지스터와, 상기 제2 Q 노드와 상기 게이트 오프 전압의 입력단 사이에 접속되며 제2 Q 리셋 신호에 따라 제어되는 제2 Q 리셋 트랜지스터를 포함한다. 여기서, 상기 제1 Q 리셋 신호와 제2 Q 리셋 신호는 서로 독립적이다.