System and Method for Testing Semiconductor

The present invention is a technique related to a semiconductor test system and a method. The semiconductor test system includes: a transfer chamber; at least one load lock chamber arranged around the transfer chamber and accommodating a plurality of wafers; and at least one test chamber arranged around the transfer chamber and continuously maintaining a cryogenic temperature and a high vacuum environment. The transfer chamber is configured to vary with the pressure of the load lock chamber when communicating with the load lock chamber, and to change with the pressure of the test chamber when communicating with the test chamber. The present invention provides the semiconductor test system and the method capable of reducing test time. 반도체 테스트 시스템 및 방법에 관한 기술이다. 반도체 테스트 시스템은, 트랜스퍼 챔버; 상기 트랜스퍼 챔버의 주변에 배열되며 복수의 웨이퍼를 수용하는 적어도 하나의 로드락 챔버; 및 상기 트랜스퍼 챔버의 주변에 각각 배열되며, 극저온 및 고진공 환경을 지속적으로 유지하는 적어도 하나의 테스트 챔버를 포함한다. 상기 트랜스퍼 챔버는 상기 로드락 챔버와 연통 시 상기 로드락 챔버의 압력으로 가변되고, 상기 테스트 챔버와 연통시 상기 테스트 챔버의 압력으로 가변되도록 구성된다.