METHOD OF MANUFACTURING A PHOTOMASK

In a method for manufacturing a photomask, it is possible to design a layout of patterns to be implemented on a wafer on which chips are formed. While generating a flare map for the patterns, as an etch mask for forming the patterns, the layout of the patterns can be firstly corrected with a layout...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KWON YOUNG DEOK, NOH MYUNG SOO, JUNG KANG MIN, PARK SANG WOOK
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:In a method for manufacturing a photomask, it is possible to design a layout of patterns to be implemented on a wafer on which chips are formed. While generating a flare map for the patterns, as an etch mask for forming the patterns, the layout of the patterns can be firstly corrected with a layout to be implemented on a photoresist layer formed on the wafer. The layout of the patterns can be secondarily corrected by performing a first OPC of a chip-level on the layout of the firstly corrected patterns. The layout of the patterns can be thirdly corrected by performing a second OPC of a shot level including a plurality of chips by reflecting the flare map on the layout of the secondarily corrected patterns. 포토마스크 제작 방법에서, 칩들이 형성되는 웨이퍼 상에 구현될 패턴들의 레이아웃을 설계할 수 있다. 상기 패턴들에 대한 플레어 맵을 생성하면서, 상기 패턴들 형성을 위한 식각 마스크로서 상기 웨이퍼 상에 형성되는 포토레지스트 막에 구현될 레이아웃으로 상기 패턴들의 레이아웃을 1차 보정할 수 있다. 상기 1차 보정된 패턴들의 레이아웃에 칩 레벨의 제1 OPC를 수행하여 상기 패턴들의 레이아웃을 2차 보정할 수 있다. 상기 2차 보정된 패턴들의 레이아웃에 상기 플레어 맵을 반영하여 상기 칩들 중 복수 개를 포함하는 샷 레벨의 제2 OPC를 수행함으로써 상기 패턴들의 레이아웃을 3차 보정할 수 있다.