PPR INLINE BUFFER FOR IN-MEMORY POST PACKAGE REPAIR PPR

In a memory system, a memory device has a memory array with multiple rows of memory having logical addresses mapped to their physical addresses and at least one spare row not having a logical address mapped to its physical address. A controller detects a failure of one of the multiple rows of memory ("failure row") and executes a post package repair (PPR) mode. The controller can be internal to the memory device or external to the memory device. The memory device includes an internal scratchpad to allow transfer of data contents from the failure row to the spare row. The controller can map the logical address of the failure row from the physical address of the failure row to the physical address of the spare row, transfer data contents from the failure row to the internal scratchpad, and transfer the data contents from the internal scratchpad to the spare row. 메모리 시스템에서, 메모리 디바이스는 다수의 메모리 행들 및 적어도 하나의 스페어 행을 갖는 메모리 어레이 - 다수의 메모리 행들은 다수의 메모리 행들의 물리 어드레스들에 매핑되는 논리 어드레스들을 갖고, 적어도 하나의 스페어 행은 적어도 하나의 스페어 행의 물리 어드레스에 매핑되는 논리 어드레스를 갖지 않음 - 를 갖는다. 제어기가 다수의 메모리 행들 중 하나의 행("고장 행")의 고장을 검출하고 포스트 패키지 리페어(PPR) 모드를 실행한다. 제어기는 메모리 디바이스의 내부에 있거나 메모리 디바이스의 외부에 있을 수 있다. 메모리 디바이스는 고장 행으로부터의 데이터 콘텐츠를 스페어 행으로 전송할 수 있게 하는 내부 스크래치패드를 포함한다. 제어기는 고장 행의 논리 어드레스를 고장 행의 물리 어드레스로부터 스페어 행의 물리 어드레스로 매핑하고, 고장 행으로부터의 데이터 콘텐츠를 내부 스크래치패드로 전송하고, 데이터 콘텐츠를 내부 스크래치패드로부터 스페어 행으로 전송할 수 있다.