SEMICONDUCTOR DEVICES

The present invention relates to a semiconductor device, which comprises: a first semiconductor pattern protruding from a substrate in a direction vertical to an upper surface of the substrate to serve as a channel; a first conductive pattern for surrounding an upper sidewall of the first semiconductor pattern, but not covering an upper surface thereof, and serving as a gate electrode; a first lower impurity region formed on an upper portion of the substrate below the first semiconductor pattern, being in contact with a bottom surface of the first semiconductor pattern, and serving as a source/drain region; a first structure including a first upper impurity region in contact with the upper surface of the first semiconductor pattern, and serving as the source/drain; second semiconductor patterns separately protruding from the substrate in the vertical direction, and spaced apart from each other in a horizontal direction parallel to the upper surface of the substrate; second conductive patterns for surrounding upper sidewalls of the second semiconductor patterns, respectively; and a second structure including first contact plugs electrically connected to the second conductive patterns. The first structure is a vertical channel transistor, and the second structure includes a resistor or a capacitor. Accordingly, the semiconductor device with improved characteristics can be provided. 반도체 장치는, 기판 상면에 수직한 수직 방향으로 상기 기판 상에 돌출되어 채널 역할을 수행하는 제1 반도체 패턴, 상기 제1 반도체 패턴의 상부 측벽을 둘러싸되 그 상면은 커버하지 않으며 게이트 전극 역할을 수행하는 제1 도전 패턴, 상기 제1 반도체 패턴 아래의 상기 기판 상부에 형성되어 상기 제1 반도체 패턴의 저면에 접촉하며, 소스/드레인 영역 역할을 수행하는 제1 하부 불순물 영역, 및 상기 제1 반도체 패턴의 상면에 접촉하며, 상기 소스/드레인 역할을 수행하는 제1 상부 불순물 영역을 포함하는 제1 구조물과, 상기 기판 상에 상기 수직 방향으로 각각 돌출되며, 상기 기판 상면에 평행한 수평 방향으로 서로 이격된 제2 반도체 패턴들, 상기 제2 반도체 패턴들의 상부 측벽을 각각 둘러싸는 제2 도전 패턴들, 및 상기 제2 도전 패턴들에 전기적으로 연결된 제1 콘택 플러그들을 포함하는 제2 구조물을 구비할 수 있으며, 상기 제1 구조물은 수직 채널 트랜지스터이고, 상기 제2 구조물은 저항기(resistor) 혹은 커패시터(capacitor)를 포함할 수 있다.