웨이퍼 레벨 패키징 프로세스들에서 뒤틀림을 제어하기 위한 방법들 및 장치
기판 상에 미세 피치 패터닝을 생성하기 위한 방법들 및 장치가 제공된다. 캐리어 또는 캐리어리스(carrier-less) 기판에 기판의 뒤틀림 보정이 수행된다. 기판의 온도를 제1 온도로 상승시켜 유지하고 캐리어리스 기판을 제2 온도로 냉각함으로써 기판에 제1 뒤틀림 보정 프로세스가 수행된다. 그 다음, 기판 상의 중합체 층에 비아들을 형성하는 것과 같은 추가 웨이퍼 레벨 패키징 처리가 수행된다. 그 다음, 기판의 온도를 제3 온도로 상승시켜 유지하고 기판을 제4 온도로 냉각함으로써 기판에 제2 뒤틀림 보정 프로세스가 수행된다. 기...
Gespeichert in:
Hauptverfasser: | , , , , , , , |
---|---|
Format: | Patent |
Sprache: | kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
container_end_page | |
---|---|
container_issue | |
container_start_page | |
container_title | |
container_volume | |
creator | KRISTY ANG YU XIN SUNDARRAJAN ARVIND RAFI MOHAMED SULAIMAN MUHAMMAD AZIM BIN SYED LIANTO PRAYUDI SEE GUAN HUEI THIRUNAVUKARASU SRISKANTHARAJAH ELUMALAI KARTHIK |
description | 기판 상에 미세 피치 패터닝을 생성하기 위한 방법들 및 장치가 제공된다. 캐리어 또는 캐리어리스(carrier-less) 기판에 기판의 뒤틀림 보정이 수행된다. 기판의 온도를 제1 온도로 상승시켜 유지하고 캐리어리스 기판을 제2 온도로 냉각함으로써 기판에 제1 뒤틀림 보정 프로세스가 수행된다. 그 다음, 기판 상의 중합체 층에 비아들을 형성하는 것과 같은 추가 웨이퍼 레벨 패키징 처리가 수행된다. 그 다음, 기판의 온도를 제3 온도로 상승시켜 유지하고 기판을 제4 온도로 냉각함으로써 기판에 제2 뒤틀림 보정 프로세스가 수행된다. 기판의 뒤틀림이 감소됨에 따라, 2/2㎛ l/s의 미세 피치 패터닝으로 기판 상에 재분배 층이 형성될 수 있다.
Methods and apparatus for producing fine pitch patterning on a substrate. Warpage correction of the substrate is accomplished on a carrier or carrier-less substrate. A first warpage correction process is performed on the substrate by raising and holding a temperature of the substrate to a first temperature and cooling the carrier-less substrate to a second temperature. Further wafer level packaging processing is then performed such as forming vias in a polymer layer on the substrate. A second warpage correction process is then performed on the substrate by raising and holding a temperature of the substrate to a third temperature and cooling the substrate to a fourth temperature. With the warpage of the substrate reduced, a redistribution layer may be formed on the substrate with a 2/2 μm l/s fine pitch patterning. |
format | Patent |
fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20210063479A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20210063479A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20210063479A3</originalsourceid><addsrcrecordid>eNrjZEh7M3vFm7lb3vbuUXi9oOP1phUKb3tWvG1a8mb5VIW3U1peL5zzpmXHm64lrycveTN9wpuWOQqvJy15293wetmeN3NbFN4smPNm2pa3U2e82rFB4c2clrdTgQo2rHy9aSpQA5DVr_Bm3tI3O2fwMLCmJeYUp_JCaW4GZTfXEGcP3dSC_PjU4oLE5NS81JJ47yAjAyNDAwMzYxNzS0dj4lQBAA_rXeg</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>웨이퍼 레벨 패키징 프로세스들에서 뒤틀림을 제어하기 위한 방법들 및 장치</title><source>esp@cenet</source><creator>KRISTY ANG YU XIN ; SUNDARRAJAN ARVIND ; RAFI MOHAMED ; SULAIMAN MUHAMMAD AZIM BIN SYED ; LIANTO PRAYUDI ; SEE GUAN HUEI ; THIRUNAVUKARASU SRISKANTHARAJAH ; ELUMALAI KARTHIK</creator><creatorcontrib>KRISTY ANG YU XIN ; SUNDARRAJAN ARVIND ; RAFI MOHAMED ; SULAIMAN MUHAMMAD AZIM BIN SYED ; LIANTO PRAYUDI ; SEE GUAN HUEI ; THIRUNAVUKARASU SRISKANTHARAJAH ; ELUMALAI KARTHIK</creatorcontrib><description>기판 상에 미세 피치 패터닝을 생성하기 위한 방법들 및 장치가 제공된다. 캐리어 또는 캐리어리스(carrier-less) 기판에 기판의 뒤틀림 보정이 수행된다. 기판의 온도를 제1 온도로 상승시켜 유지하고 캐리어리스 기판을 제2 온도로 냉각함으로써 기판에 제1 뒤틀림 보정 프로세스가 수행된다. 그 다음, 기판 상의 중합체 층에 비아들을 형성하는 것과 같은 추가 웨이퍼 레벨 패키징 처리가 수행된다. 그 다음, 기판의 온도를 제3 온도로 상승시켜 유지하고 기판을 제4 온도로 냉각함으로써 기판에 제2 뒤틀림 보정 프로세스가 수행된다. 기판의 뒤틀림이 감소됨에 따라, 2/2㎛ l/s의 미세 피치 패터닝으로 기판 상에 재분배 층이 형성될 수 있다.
Methods and apparatus for producing fine pitch patterning on a substrate. Warpage correction of the substrate is accomplished on a carrier or carrier-less substrate. A first warpage correction process is performed on the substrate by raising and holding a temperature of the substrate to a first temperature and cooling the carrier-less substrate to a second temperature. Further wafer level packaging processing is then performed such as forming vias in a polymer layer on the substrate. A second warpage correction process is then performed on the substrate by raising and holding a temperature of the substrate to a third temperature and cooling the substrate to a fourth temperature. With the warpage of the substrate reduced, a redistribution layer may be formed on the substrate with a 2/2 μm l/s fine pitch patterning.</description><language>kor</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2021</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20210601&DB=EPODOC&CC=KR&NR=20210063479A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20210601&DB=EPODOC&CC=KR&NR=20210063479A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>KRISTY ANG YU XIN</creatorcontrib><creatorcontrib>SUNDARRAJAN ARVIND</creatorcontrib><creatorcontrib>RAFI MOHAMED</creatorcontrib><creatorcontrib>SULAIMAN MUHAMMAD AZIM BIN SYED</creatorcontrib><creatorcontrib>LIANTO PRAYUDI</creatorcontrib><creatorcontrib>SEE GUAN HUEI</creatorcontrib><creatorcontrib>THIRUNAVUKARASU SRISKANTHARAJAH</creatorcontrib><creatorcontrib>ELUMALAI KARTHIK</creatorcontrib><title>웨이퍼 레벨 패키징 프로세스들에서 뒤틀림을 제어하기 위한 방법들 및 장치</title><description>기판 상에 미세 피치 패터닝을 생성하기 위한 방법들 및 장치가 제공된다. 캐리어 또는 캐리어리스(carrier-less) 기판에 기판의 뒤틀림 보정이 수행된다. 기판의 온도를 제1 온도로 상승시켜 유지하고 캐리어리스 기판을 제2 온도로 냉각함으로써 기판에 제1 뒤틀림 보정 프로세스가 수행된다. 그 다음, 기판 상의 중합체 층에 비아들을 형성하는 것과 같은 추가 웨이퍼 레벨 패키징 처리가 수행된다. 그 다음, 기판의 온도를 제3 온도로 상승시켜 유지하고 기판을 제4 온도로 냉각함으로써 기판에 제2 뒤틀림 보정 프로세스가 수행된다. 기판의 뒤틀림이 감소됨에 따라, 2/2㎛ l/s의 미세 피치 패터닝으로 기판 상에 재분배 층이 형성될 수 있다.
Methods and apparatus for producing fine pitch patterning on a substrate. Warpage correction of the substrate is accomplished on a carrier or carrier-less substrate. A first warpage correction process is performed on the substrate by raising and holding a temperature of the substrate to a first temperature and cooling the carrier-less substrate to a second temperature. Further wafer level packaging processing is then performed such as forming vias in a polymer layer on the substrate. A second warpage correction process is then performed on the substrate by raising and holding a temperature of the substrate to a third temperature and cooling the substrate to a fourth temperature. With the warpage of the substrate reduced, a redistribution layer may be formed on the substrate with a 2/2 μm l/s fine pitch patterning.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2021</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZEh7M3vFm7lb3vbuUXi9oOP1phUKb3tWvG1a8mb5VIW3U1peL5zzpmXHm64lrycveTN9wpuWOQqvJy15293wetmeN3NbFN4smPNm2pa3U2e82rFB4c2clrdTgQo2rHy9aSpQA5DVr_Bm3tI3O2fwMLCmJeYUp_JCaW4GZTfXEGcP3dSC_PjU4oLE5NS81JJ47yAjAyNDAwMzYxNzS0dj4lQBAA_rXeg</recordid><startdate>20210601</startdate><enddate>20210601</enddate><creator>KRISTY ANG YU XIN</creator><creator>SUNDARRAJAN ARVIND</creator><creator>RAFI MOHAMED</creator><creator>SULAIMAN MUHAMMAD AZIM BIN SYED</creator><creator>LIANTO PRAYUDI</creator><creator>SEE GUAN HUEI</creator><creator>THIRUNAVUKARASU SRISKANTHARAJAH</creator><creator>ELUMALAI KARTHIK</creator><scope>EVB</scope></search><sort><creationdate>20210601</creationdate><title>웨이퍼 레벨 패키징 프로세스들에서 뒤틀림을 제어하기 위한 방법들 및 장치</title><author>KRISTY ANG YU XIN ; SUNDARRAJAN ARVIND ; RAFI MOHAMED ; SULAIMAN MUHAMMAD AZIM BIN SYED ; LIANTO PRAYUDI ; SEE GUAN HUEI ; THIRUNAVUKARASU SRISKANTHARAJAH ; ELUMALAI KARTHIK</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20210063479A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>kor</language><creationdate>2021</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>KRISTY ANG YU XIN</creatorcontrib><creatorcontrib>SUNDARRAJAN ARVIND</creatorcontrib><creatorcontrib>RAFI MOHAMED</creatorcontrib><creatorcontrib>SULAIMAN MUHAMMAD AZIM BIN SYED</creatorcontrib><creatorcontrib>LIANTO PRAYUDI</creatorcontrib><creatorcontrib>SEE GUAN HUEI</creatorcontrib><creatorcontrib>THIRUNAVUKARASU SRISKANTHARAJAH</creatorcontrib><creatorcontrib>ELUMALAI KARTHIK</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>KRISTY ANG YU XIN</au><au>SUNDARRAJAN ARVIND</au><au>RAFI MOHAMED</au><au>SULAIMAN MUHAMMAD AZIM BIN SYED</au><au>LIANTO PRAYUDI</au><au>SEE GUAN HUEI</au><au>THIRUNAVUKARASU SRISKANTHARAJAH</au><au>ELUMALAI KARTHIK</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>웨이퍼 레벨 패키징 프로세스들에서 뒤틀림을 제어하기 위한 방법들 및 장치</title><date>2021-06-01</date><risdate>2021</risdate><abstract>기판 상에 미세 피치 패터닝을 생성하기 위한 방법들 및 장치가 제공된다. 캐리어 또는 캐리어리스(carrier-less) 기판에 기판의 뒤틀림 보정이 수행된다. 기판의 온도를 제1 온도로 상승시켜 유지하고 캐리어리스 기판을 제2 온도로 냉각함으로써 기판에 제1 뒤틀림 보정 프로세스가 수행된다. 그 다음, 기판 상의 중합체 층에 비아들을 형성하는 것과 같은 추가 웨이퍼 레벨 패키징 처리가 수행된다. 그 다음, 기판의 온도를 제3 온도로 상승시켜 유지하고 기판을 제4 온도로 냉각함으로써 기판에 제2 뒤틀림 보정 프로세스가 수행된다. 기판의 뒤틀림이 감소됨에 따라, 2/2㎛ l/s의 미세 피치 패터닝으로 기판 상에 재분배 층이 형성될 수 있다.
Methods and apparatus for producing fine pitch patterning on a substrate. Warpage correction of the substrate is accomplished on a carrier or carrier-less substrate. A first warpage correction process is performed on the substrate by raising and holding a temperature of the substrate to a first temperature and cooling the carrier-less substrate to a second temperature. Further wafer level packaging processing is then performed such as forming vias in a polymer layer on the substrate. A second warpage correction process is then performed on the substrate by raising and holding a temperature of the substrate to a third temperature and cooling the substrate to a fourth temperature. With the warpage of the substrate reduced, a redistribution layer may be formed on the substrate with a 2/2 μm l/s fine pitch patterning.</abstract><oa>free_for_read</oa></addata></record> |
fulltext | fulltext_linktorsrc |
identifier | |
ispartof | |
issn | |
language | kor |
recordid | cdi_epo_espacenet_KR20210063479A |
source | esp@cenet |
subjects | BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES |
title | 웨이퍼 레벨 패키징 프로세스들에서 뒤틀림을 제어하기 위한 방법들 및 장치 |
url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-28T04%3A18%3A47IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=KRISTY%20ANG%20YU%20XIN&rft.date=2021-06-01&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20210063479A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |