SEMICONDUCTOR DEVICE

Provided is a semiconductor device. The semiconductor device of the present invention comprises: a first semiconductor layer having an N-conductivity-type; and a second semiconductor layer formed on the first semiconductor layer, and including an active region, a frame region, and a termination region. The active region includes a plurality of first P-pillars and a first N-pillar formed between the first P-pillars. The frame region includes: an upper frame region having a P-conductivity-type and formed to extend in a first direction; and a lower frame region formed at a lower portion of the upper frame region, and including a plurality of second P-pillars and a second N-pillar formed between the second P-pillars. The termination region includes: an upper termination region having the P-conductivity-type, and formed to extend in the first direction; a middle termination region of the N-conductivity-type formed at a lower portion of the upper termination region; and a lower termination region formed at a lower portion of the middle termination region, and including a plurality of third P-pillars and a third N-pillar formed between the third P-pillars. Therefore, the semiconductor device capable of ensuring reliability is provided. 반도체 장치가 제공된다. 반도체 장치는 N 도전형을 갖는 제1 반도체 층; 및 제1 반도체 층 상에 형성되고, 액티브 영역, 프레임 영역 및 터미네이션 영역을 포함하는 제2 반도체 층을 포함하고, 액티브 영역은, 복수의 제1 P 필러 및 복수의 제1 P 필러 사이에 형성된 제1 N 필러를 포함하고, 프레임 영역은, P 도전형을 갖고 제1 방향으로 연장되도록 형성된 상부 프레임 영역 및 상부 프레임 영역 하부에 형성되고 복수의 제2 P 필러 및 복수의 제2 P 필러 사이에 형성된 제2 N 필러를 포함하는 하부 프레임 영역을 포함하고, 터미네이션 영역은, P 도전형을 갖고 제1 방향으로 연장되도록 형성된 상부 터미네이션 영역, 상부 터미네이션 영역 하부에 형성된 N 도전형의 중간 터미네이션 영역 및 중간 터미네이션 영역 하부에 형성되고 복수의 제3 P 필러 및 복수의 제3 P 필러 사이에 형성된 제3 N 필러를 포함하는 하부 터미네이션 영역을 포함한다.