Semiconductor device with support pattern

반도체 장치의 제조 방법을 제공한다. 이 방법은, 웨이퍼 내부 영역 및 웨이퍼 가장자리 영역을 포함하는 기판을 준비하는 단계, 상기 웨이퍼 내부 영역은 칩 영역과 스크라이브 레인 영역을 포함하고; 상기 기판 상에 몰드막 및 지지막을 차례로 적층하는 단계; 상기 지지막 상에 제 1 마스크막을 형성하는 단계, 상기 제 1 마스크막은 상기 웨이퍼 가장자리 영역에 제 1 단차진 영역을 포함하고; 상기 웨이퍼 가장자리 영역에서 상기 제 1 단차진 영역 상에 위치하는 단차 보상 패턴을 형성하는 단계; 상기 제 1 마스크막과 상기 단차 보상 패...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KIM TAE KYU, CHEON HEESOOK, HONG HYUN SIL, CHOI BO WO, CHOI YOONYOUNG, KIM SEUNGJIN, LEE BYUNG HYUN
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:반도체 장치의 제조 방법을 제공한다. 이 방법은, 웨이퍼 내부 영역 및 웨이퍼 가장자리 영역을 포함하는 기판을 준비하는 단계, 상기 웨이퍼 내부 영역은 칩 영역과 스크라이브 레인 영역을 포함하고; 상기 기판 상에 몰드막 및 지지막을 차례로 적층하는 단계; 상기 지지막 상에 제 1 마스크막을 형성하는 단계, 상기 제 1 마스크막은 상기 웨이퍼 가장자리 영역에 제 1 단차진 영역을 포함하고; 상기 웨이퍼 가장자리 영역에서 상기 제 1 단차진 영역 상에 위치하는 단차 보상 패턴을 형성하는 단계; 상기 제 1 마스크막과 상기 단차 보상 패턴 상에 개구부들을 포함하는 제 2 마스크 패턴을 형성하는 단계; 및 상기 제 2 마스크 패턴을 식각 마스크로 이용하여 상기 제 1 마스크막, 상기 지지막 및 상기 몰드막을 차례로 식각하여 상기 몰드막에 복수개의 홀들을 형성하는 단계를 포함한다. A method of fabricating a semiconductor device including preparing a substrate including a wafer inner region and a wafer edge region, the wafer inner region including a chip region and a scribe lane region, sequentially stacking a mold layer and a supporting layer on the substrate, forming a first mask layer on the supporting layer, the first mask layer including a first stepped region on the wafer edge region, forming a step-difference compensation pattern on the first stepped region, forming a second mask pattern including openings, on the first mask layer and the step-difference compensation pattern, and sequentially etching the first mask layer, the supporting layer, and the mold layer using the second mask pattern as an etch mask to form a plurality of holes in at least the mold layer may be provided.