DESIGN BASED DEVICE RISK ASSESSMENT

본 발명은 소자의 설계 데이터를 이용하여 다수의 관심 패턴들을 정의하는 단계; 상기 관심 패턴들(POIs) 각각과 연관된 설계 데이터를 포함하는 설계 기반 분류(DBC) 데이터베이스를 생성하는 단계; 하나 이상의 검사 결과를 수신하는 단계; 상기 검사 결과에서 상기 관심 패턴들 중 적어도 하나의 발생을 식별하기 위하여 상기 하나 이상의 검사 결과와 상기 복수의 관심 패턴들 각각을 비교하는 단계; 공정 수율 데이터를 이용하여 각 관심 패턴의 수율 영향을 결정하는 단계; 상기 소자의 하나 이상의 공정 익스커션을 식별하기 위하여 상기 관심 패턴들 각각의 발생 빈도와 상기 관심 패턴들의 임계도를 모니터링하는 단계; 및 상기 소자의 설계 데이터를 이용하여 정의되는 임계 다각형 각각에 대한 발생 빈도와 상기 임계 다각형 각각에 대한 임계도를 이용하여 상기 소자에 대한 정규화된 다각형 빈도를 계산함으로써 소자 위험 수준을 결정하는 단계를 포함한다. The process for design based assessment includes the following steps. First, the process defines multiple patterns of interest (POIs) utilizing design data of a device and then generates a design based classification database. Further, the process receives one or more inspection results. Then, the process compares the inspection results to each of the plurality of POIs in order to identify occurrences of the POIs in the inspection results. In turn, the process determines yield impact of each POI utilizing process yield data and monitors a frequency of occurrence of each of the POIs and the criticality of the POIs in order to identify process excursions of the device. Finally, the process determines a device risk level by calculating a normalized polygon frequency for the device utilizing a frequency of occurrence for each of the critical polygons and a criticality for each of the critical polygons.