Semiconductor device

Provided is a semiconductor device capable of improving performance, reliability and integration density in MBCFETTM. The semiconductor device of the present invention comprises: first and second lower patterns aligned in a first direction on a substrate; a first active pattern laminate spaced apart from the first lower pattern on the first lower pattern; a second active pattern laminate spaced apart from the second lower pattern on the second lower pattern; a fin-cut gate structure overlapping a part of the first lower pattern on the first lower pattern; a first gate structure extending in a second direction and surrounding the first active pattern laminate on the first lower pattern; a second gate structure extending in the second direction, surrounding the second active pattern laminate, and adjacent to the first gate structure on the second lower pattern; and an element separating film disposed between the first and second gate structures, and separating the first and second lower patterns. MBCFETTM에서, 성능 및 신뢰성을 개선하고, 집적 밀도를 향상시킬 수 있는 반도체 장치를 제공하는 것이다. 반도체 장치는 기판 상에 제1 방향을 따라 정렬된 제1 하부 패턴 및 제2 하부 패턴, 제1 하부 패턴 상에, 제1 하부 패턴과 이격된 제1 활성 패턴 적층체, 제2 하부 패턴 상에, 제2 하부 패턴과 이격된 제2 활성 패턴 적층체, 제1 하부 패턴 상에, 제1 하부 패턴의 일부와 중첩되는 핀-컷 게이트 구조체, 제1 하부 패턴 상에, 제2 방향으로 연장되고, 제1 활성 패턴 적층체를 감싸는 제1 게이트 구조체, 제2 하부 패턴 상에, 제2 방향으로 연장되고, 제2 활성 패턴 적층체를 감싸고, 제1 게이트 구조체와 인접하는 제2 게이트 구조체, 및 제1 게이트 구조체 및 제2 게이트 구조체 사이에 배치되고, 제1 하부 패턴 및 제2 하부 패턴을 분리하는 소자 분리막을 포함한다.