SEMICONDUCTOR LAYOUT WITH DIFFERENT ROW HEIGHTS
A semiconductor device includes first cell rows and second cell rows. The first cell rows extend in a first direction. Each of the first cell rows has a first row height. The second cell rows extend in the first direction. Each of the second cell rows has a second row height. The first row height is...
Gespeichert in:
Hauptverfasser: | , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A semiconductor device includes first cell rows and second cell rows. The first cell rows extend in a first direction. Each of the first cell rows has a first row height. The second cell rows extend in the first direction. Each of the second cell rows has a second row height. The first row height is greater than the second row height. The first cell rows and the second cell rows are interlaced in a periodic sequence. A first row quantity of the first cell rows in the periodic sequence is greater than a second row quantity of the second cell rows in the periodic sequence.
반도체 디바이스는 제 1 셀 행 및 제 2 셀 행을 포함한다. 제 1 셀 행은 제 1 방향으로 연장된다. 제 1 셀 행 각각은 제 1 행 높이를 갖는다. 제 2 셀 행은 제 1 방향으로 연장된다. 제 2 셀 행 각각은 제 2 행 높이를 갖는다. 제 1 행 높이는 제 2 행 높이보다 크다. 제 1 셀 행 및 제 2 셀 행은 주기적 시퀀스로 인터레이스된다. 주기적 시퀀스에서의 제 1 셀 행의 제 1 행 수량은 주기적 시퀀스에서의 제 2 셀 행의 제 2 행 수량보다 크다. |
---|