GATE DRIVER AND DISPLAY DEVICE INCLUDING THE SAME

Provided is a display device including a gate driver and a gate driver. According to an embodiment of the present invention, a gate driver includes: a clock signal line transferring a clock signal; and a plurality of stages to sequentially output a gate signal based upon the clock signal in response...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: WON SUNG HWAN, LEE WOO GEUN, CHO KYU SIK, LIM SUNG HOON, KIM KANG NAM, BANG SEOK HWAN, CHAE SOO JUNG
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Provided is a display device including a gate driver and a gate driver. According to an embodiment of the present invention, a gate driver includes: a clock signal line transferring a clock signal; and a plurality of stages to sequentially output a gate signal based upon the clock signal in response to a carry signal. The plurality of stages include a plurality of thin film transistors, and at least one of the plurality of thin film transistors includes a thin film transistor including an oxide semiconductor. The thin film transistor includes a first gate electrode and a second gate electrode disposed in different layers, an oxide semiconductor is disposed between the first gate electrode and the second gate electrode, and a voltage applied to the first gate electrode is the same as the voltage applied to the second gate electrode. The present invention provides the gate driver including the thin film transistor having improved deterioration characteristics, and the display device including the same. 게이트 구동부 및 게이트 구동부를 포함하는 표시 장치가 제공된다. 일 실시예에 따른 게이트 구동부는 클럭 신호를 전달하는 클럭 신호선, 및 캐리 신호에 응답하여 상기 클럭 신호를 게이트 신호로서 순차적으로 출력하는 복수의 스테이지들을 포함하고, 상기 복수의 스테이지들은 복수의 박막 트랜지스터들을 포함하며, 상기 복수의 박막 트랜지스터들 중 적어도 하나는, 산화물 반도체를 포함하는 박막 트랜지스터를 포함하되, 상기 박막 트랜지스터는 서로 다른 층에 배치되는 제1 게이트 전극 및 제2 게이트 전극을 포함하고, 상기 산화물 반도체는 상기 제1 게이트 전극 및 상기 제2 게이트 전극 사이에 배치되며, 상기 제1 게이트 전극에 인가되는 전압은 상기 제2 게이트 전극에 인가되는 전압과 서로 동일하다.