Integrated circuits and method of manufacturing the same

Disclosed is an integrated circuit device capable of preventing current leakage between a source/drain region and a gate electrode. The integrated circuit device comprises: a fin-type active region protruding from a substrate and extended in a first direction; a plurality of semiconductor patterns separated from the upper surface of the fin-type active region to be arranged, and having a channel region; a gate electrode enclosing the plurality of semiconductor patterns, extended in a second direction perpendicular to the first direction, and including a gate portion arranged on the uppermost semiconductor pattern and extended in the second direction, and a sub-gate portion arranged between the plurality of semiconductor patterns; and a source/drain region arranged on both sides of the gate electrode and connected to the plurality of semiconductor patterns. The sub-gate portion includes a sub-gate middle portion and a sub-gate edge portion positioned on both ends in the second direction from the sub-gate middle portion. A first width in the first direction of the sub-gate middle portion on a plane view is less than a second width in the first direction of the sub-gate edge portion. 집적회로 장치가 개시된다. 집적회로 장치는, 기판으로부터 돌출되고 제1 방향으로 연장되는 핀형 활성 영역; 상기 핀형 활성 영역의 상면으로부터 이격되어 배치되며 채널 영역을 가지는 복수의 반도체 패턴; 상기 복수의 반도체 패턴을 둘러싸며 상기 제1 방향에 수직한 제2 방향으로 연장되는 게이트 전극으로서, 최상부 반도체 패턴 상에 배치되며 상기 제2 방향으로 연장되는 메인 게이트 부분과, 상기 복수의 반도체 패턴 사이에 배치되는 서브 게이트 부분을 포함하는, 게이트 전극; 및 상기 게이트 전극의 양 측에 배치되며 상기 복수의 반도체 패턴에 연결되는 소스/드레인 영역을 포함하고, 상기 서브 게이트 부분은 서브 게이트 중앙부와 상기 서브 게이트 중앙부로부터 상기 제2 방향을 따라 양 단부에 위치하는 서브 게이트 에지부를 포함하고, 평면도에서 상기 서브 게이트 중앙부의 상기 제1 방향을 따른 제1 폭은 상기 서브 게이트 에지부의 상기 제1 방향을 따른 제2 폭보다 작다.