프로세서를 디버깅하는 방법

제조된 프로세서상에서 무작위 생성되고 무작위 실행되는 실행체를 실행하는 것에 기초하여 프로세서를 설계하는 방법. 매우 특정한 테스트 생성 제약 규칙과 결합된, 프로세서의 테스트에서 다수의 레벨에서의 무작위화를 구현함으로써, 마이크로-아키텍처 특징에 대한 고도로 집중된 테스트가 구현되면서 동시에 고도의 무작위 순열을 특정 특징에 스트레스를 주는 방식으로 적용한다. 이는 전통적인 테스트 방법을 벗어나는 프로세서에서의 에러 및 버그의 검출 및 진단을 허용한다. 일단 에러 및 버그가 검출되고 진단되면, 프로세서는 더 이상 이상을 생성하지...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: SCHIEVE ERIC W
Format: Patent
Sprache:kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:제조된 프로세서상에서 무작위 생성되고 무작위 실행되는 실행체를 실행하는 것에 기초하여 프로세서를 설계하는 방법. 매우 특정한 테스트 생성 제약 규칙과 결합된, 프로세서의 테스트에서 다수의 레벨에서의 무작위화를 구현함으로써, 마이크로-아키텍처 특징에 대한 고도로 집중된 테스트가 구현되면서 동시에 고도의 무작위 순열을 특정 특징에 스트레스를 주는 방식으로 적용한다. 이는 전통적인 테스트 방법을 벗어나는 프로세서에서의 에러 및 버그의 검출 및 진단을 허용한다. 일단 에러 및 버그가 검출되고 진단되면, 프로세서는 더 이상 이상을 생성하지 않도록 재설계될 수 있다. 프로세서 내의 에러 및 버그를 제거함으로써, 개선된 계산 효율 및 신뢰성을 갖는 프로세서가 제조될 수 있다. Methods for debugging a processor based on executing a randomly created and randomly executed executable on a fabricated processor. The executable may execute via startup firmware. By implementing randomization at multiple levels in the testing of the processor, coupled with highly specific test generation constraint rules, highly focused tests on a micro-architectural feature are implemented while at the same time applying a high degree of random permutation in the way it stresses that specific feature. This allows for the detection and diagnosis of errors and bugs in the processor that elude traditional testing methods. The processor Once the errors and bugs are detected and diagnosed, the processor can then be redesigned to no longer produce the anomalies. By eliminating the errors and bugs in the processor, a processor with improved computational efficiency and reliability can be fabricated.